引 言

在實際應(yīng)用中， 為了達(dá)到某些試驗?zāi)康模?經(jīng)常需要對QPSK 調(diào)制器進(jìn)行在線動態(tài)配置， 而目前大部分調(diào)制器都是固定寫死的，若需要改變參數(shù)設(shè)置則必須重新燒寫程序， 這樣給試驗帶來了不便。本文提出了一種基于 XC4VSX55、AD9957 的在線動態(tài)可適時配置參數(shù)的 QPSK 調(diào)制器的設(shè)計方法，解決了試驗難題。

1 芯片簡介

1.1 AD9957簡介

AD9957 可以在成本、尺寸、功耗和動態(tài)性能等均非 常關(guān)鍵的通信系統(tǒng)中作為通用 I/Q 調(diào)制器和捷變上變頻器。 AD9957 將一個高速直接數(shù)字頻率合成器 (DDS) 與一個具 有高性能、高速率的 14 位數(shù)模轉(zhuǎn)換器 (DAC)、時鐘乘法器 電路、數(shù)字濾波器和其它 DSP 功能集成在一個芯片上。該 器件可以在有線或無線通信系統(tǒng)中為數(shù)據(jù)傳輸提供基帶上變 頻。AD9957 是正交數(shù)字上變頻器 (QDUC) 系列中的第三款產(chǎn) 品，該系列還包括 AD9857 和 AD9856。該器件可以在工作 速度、功耗和頻譜性能方面提供更好的性能。同其前款產(chǎn)品 不同，該器件針對 I/Q 基帶數(shù)據(jù)支持 16 位串行輸入模式。此 外，該器件可通過編程設(shè)置為單頻正弦波信號源或插值 DAC。 AD9957 支持三種基本工作模式，分別為正交調(diào)制 (QDUC) 模 式（默認(rèn)）、DAC 插值模式與單頻調(diào)制模式。工作模式通過控 制功能寄存器中的工作模式位來進(jìn)行選擇。

1.2 XC4VSX55簡介

XC4VSX55 是 Xilinx 公司 V4 系列大門數(shù) FPGA，支持 多種單端和差分 I/O 標(biāo)準(zhǔn)。例如 LVTTL、LVCMOS 及連接至 板上其他器件。與單端 I/O 標(biāo)準(zhǔn)相比，差分信號可提供更好的 噪音容限，產(chǎn)生更低的電磁干擾（EMI），且降低功耗。支持 的差分標(biāo)準(zhǔn)有 LVDS、LVPECL 等。

2 實現(xiàn)原理 

2.1 頂層實現(xiàn)原理 

頂層實現(xiàn)原理框圖如圖 1 所示。可通過 PC 機(jī)進(jìn)行在線 配置，通過 MAX3232 進(jìn)行電平轉(zhuǎn)換后發(fā)送給 XC4VSX55, 在 XC4VSX55 內(nèi)實現(xiàn) UART 接口進(jìn)行在線配置數(shù)據(jù)的收集并分 析，在串并轉(zhuǎn)換后發(fā)送至 AD9957 進(jìn)行 QPSK 調(diào)制。XQF32P 用來給 XC4VSX55 加載程序。 系統(tǒng)工作時可通過 PC 機(jī)進(jìn)行在線動態(tài)配置調(diào)試數(shù)據(jù)、 調(diào)制速率及設(shè)置 AD9957 內(nèi)部工作時鐘等

2.2 XC4VSX55 實現(xiàn)原理 

XC4VSX55 為了實現(xiàn)與 PC 機(jī)通信，采用 VHDL 語言編 寫 UART（異步串口）程序，接收到數(shù)據(jù)后就緩存，然后對接 收的數(shù)據(jù)進(jìn)行指令解析，經(jīng)串并轉(zhuǎn)換后輸出給 AD9957 進(jìn)行 QPSK 調(diào)制。XC4VSX55 內(nèi)實現(xiàn)框圖如圖 2 所示。

結(jié) 語

本文通過MAX3232、XC4VSX55、AD9957 等芯片設(shè)置了在線動態(tài)可配的QPSK 調(diào)制器，提高了使用的靈活性、通用性，滿足了用戶對調(diào)制數(shù)據(jù)、調(diào)制數(shù)據(jù)速率等多樣化要求，符合設(shè)計要求。