中國，北京 - 2021年11月23日-智能系統(tǒng)連接解決方案的先驅 Astera Labs 今日宣布為 Compute Express Link (CXL) 1.1/2.0 互連推出全新 Leo Memory Accelerator Platform，該平臺可為處理器、工作負載加速器和智能 I/O 設備實現(xiàn)強大的分解內存池化和擴展。Leo 解決了處理器的內存帶寬瓶頸和容量限制，同時提供了對大規(guī)模企業(yè)和云服務器部署來說至關重要的內置機群管理(Fleet Management)和深度診斷功能。

Astera labs 首席執(zhí)行官 Jitendra Mohan 表示：“CXL 是超大規(guī)模數(shù)據(jù)中心的真正顛覆者，提供內存擴展和池化功能，可為以數(shù)據(jù)為中心的可組合計算基礎架構新時代提供支持。我們與領先的處理器供應商、系統(tǒng) OEM 和戰(zhàn)略云客戶同步開發(fā)了 Leo SoC 平臺，以推出下一代內存互連解決方案?！?

CXL 是一個基礎標準，并已證實是實現(xiàn)云端人工智能愿景的關鍵推動因素。Astera Labs 為這項激動人心的技術做出了驕人貢獻，并且正在與業(yè)界主要領導者合作開發(fā) CXL 技術，以加快強大生態(tài)系統(tǒng)的開發(fā)和部署。

Intel 技術計劃總監(jiān) Jim Pappas 表示：“CXL 的推出為在 CPU 與加速器之間建立統(tǒng)一且連貫的內存空間奠定了重要能力基礎，這一創(chuàng)新將徹底改變未來幾年數(shù)據(jù)中心服務器架構的構建方式。Astera Labs 的 Leo CXL Memory Accelerator Platform 是 Intel 生態(tài)系統(tǒng)在主機與附屬設備之間實現(xiàn)共享內存空間的一個重要推動因素。”

作為業(yè)界首個實施 CXL.memory (CXL.mem) 協(xié)議的 CXL SoC 解決方案，Leo CXL Memory Accelerator Platform 支持 CPU 訪問并管理 CXL 附加的 DRAM 和持久內存，從而能夠在不影響性能的情況下大規(guī)模高效利用集中式內存資源。

AMD 客戶兼容性總監(jiān) Michael Hall 表示：“AMD 認識到 CXL 為異構計算帶來的巨大價值，可通過資源分解來滿足行業(yè)對增加計算容量和加快數(shù)據(jù)處理的需求。像 Astera Labs 的 Leo Memory Accelerator Platform 之類的解決方案對于在 AMD 處理器、加速器和內存擴展之間實現(xiàn)更緊密的耦合來說至關重要。”

由 IC 和硬件組成的 Leo Platform 將整體內存帶寬提高了 32 GT/s/Lane，容量提高多達 2TB，同時保持超低延遲，并提供服務器級別的 RAS 功能，以實現(xiàn)強大而可靠的云規(guī)模操作。

Arm 戰(zhàn)略細分市場高級總監(jiān) John DaCosta 表示:“為了繼續(xù)推動異構計算的快速增長，我們需要消除一些障礙，比如跨一般企業(yè)、超大規(guī)模企業(yè)、存儲和加速器應用來擴展內存和實現(xiàn)高速互連的成本。Arm 認為 CXL 是該領域的重要推動力，Astera Labs 的新平臺有助于利用基于 Arm® 的技術來解決云和邊緣計算數(shù)據(jù)中心的這些需求?！?

Astera Labs 憑借其無與倫比的 CXL 連接專業(yè)知識以及對無縫生態(tài)系統(tǒng)互操作性的關注，繼續(xù)推動下一波超大規(guī)模的數(shù)據(jù)中心創(chuàng)新。

CXL Consortium 總裁 Barry McAuliffe 表示:“Astera Labs 一直是 CXL Consortium 的重要成員，在實現(xiàn)異構計算架構的連接方面貢獻了自己的專長。我們很高興看到 Astera Labs 推出其首個 CXL 內存擴展和池化解決方案，為快速擴展的 CXL 生態(tài)系統(tǒng)提供支持?！?

基于在 Aries CXL Smart Retimers 上取得的成功，Leo CXL Memory Accelerator Platform 擴展了 Astera Labs 的解決方案系列，釋放了 CXL 互連的真正潛力。公司的突破性解決方案組合現(xiàn)在包含多個優(yōu)秀產品系列，可為基于復雜異構計算架構和可組合分解拓撲并以數(shù)據(jù)為中心的現(xiàn)代系統(tǒng)建立連接。