隨著傳統(tǒng)市場(chǎng)走向下坡路和摩爾定律的逐漸失效，半導(dǎo)體行業(yè)正在不斷革新，力求了解人工智能、自動(dòng)駕駛汽車、物聯(lián)網(wǎng)等新市場(chǎng)的需求。

而其中最奇特的也許當(dāng)屬人工智能，因?yàn)樗挠?jì)算范式與傳統(tǒng)的「處理器-內(nèi)存」方法有著明顯差異。在近期于舊金山舉辦的國際電子器件大會(huì)上，法國研究員Damien Querlioz在談及「神經(jīng)形態(tài)計(jì)算的新型器件技術(shù)」時(shí)說道，「長期以來，模式識(shí)別和認(rèn)知任務(wù)都是計(jì)算機(jī)的弱點(diǎn)，比如識(shí)別和解讀圖像、理解口語、自動(dòng)翻譯等?！?/p>

大約從2012年起，訓(xùn)練和推理階段的人工智能技術(shù)開始加速發(fā)展，但當(dāng)使用傳統(tǒng)計(jì)算架構(gòu)時(shí)，功耗仍是一個(gè)巨大挑戰(zhàn)。Querlioz是法國國家實(shí)驗(yàn)室CNRS的一名研究員，他舉了一個(gè)活生生的例子：2016年Google的AlphaGo與圍棋世界冠軍李世石之間的著名圍棋大戰(zhàn)。李世石的大腦在比賽中消耗了大約20瓦，而AlphaGo估計(jì)需要超過250,000瓦才能使其CPU和GPU保持運(yùn)轉(zhuǎn)。

雖然從那以后Google和其他公司均在功耗方面做出了改進(jìn)，但越來越多的工作開始側(cè)重于為神經(jīng)形態(tài)計(jì)算技術(shù)設(shè)計(jì)耗電更少的新器件。

Ted Letavic是格芯的高級(jí)戰(zhàn)略營銷人員，他表示，回想人工智能的各個(gè)階段，從改進(jìn)傳統(tǒng)計(jì)算技術(shù)，到設(shè)計(jì)耗電更少的全新器件和架構(gòu)，在整個(gè)過程中，先進(jìn)高效的封裝將發(fā)揮關(guān)鍵作用。

Letavic稱：「人工智能時(shí)代正在逐步到來，我們可以利用現(xiàn)有的技術(shù)，再加上衍生技術(shù)，通過DTCO(設(shè)計(jì)技術(shù)協(xié)同優(yōu)化)進(jìn)行全面優(yōu)化，一直深入到位單元設(shè)計(jì)層面。”格芯的技術(shù)人員正在努力降低14/12 nm FinFET平臺(tái)的功耗并提升其性能，所采用的辦法包括雙功函數(shù)SRAM、更快且功耗更低的累加運(yùn)算(MAC)元件、對(duì)SRAM的更高帶寬訪問等。基于FD-SOI的FDX處理器的功耗也將降低，尤其是在部署背柵偏置技術(shù)時(shí)。Letavic表示，設(shè)計(jì)師掌握了這些技術(shù)后，客戶便可以“重新設(shè)計(jì)功耗包絡(luò)更低的人工智能固有元件，甚至達(dá)到7 nm?！?/p>

除了這些DTCO改進(jìn)以外，全球各地也在開展其他研發(fā)工作，希望實(shí)現(xiàn)基于相變存儲(chǔ)器(PCM)、阻性RAM (ReRAM)、自選扭矩轉(zhuǎn)換磁性RAM (STT-MRAM)和FeFET的嵌入式內(nèi)存與內(nèi)存中計(jì)算解決方案。Querlioz在IEDM專題會(huì)議上提到，在IBM Almaden研究中心，由Jeff Welser領(lǐng)導(dǎo)開發(fā)的基于PCM的芯片已取得顯著進(jìn)展，而基于STT-MRAM和ReRAM的人工智能處理器也前景光明。Querlioz表示：「現(xiàn)在，我們極有可能成功為認(rèn)知類型的任務(wù)和模式識(shí)別重新發(fā)明電子器件?！?/p>

Letavic稱，降低功耗的道路還很長，對(duì)于推理處理而言尤其如此，而這正促使眾多初創(chuàng)公司開發(fā)新的人工智能解決方案，格芯也與其中部分公司及長期合作伙伴AMD和IBM保持著密切合作關(guān)系。

Letavic認(rèn)為：「憑借對(duì)馮諾依曼計(jì)算模式的DTCO改進(jìn)，我們只能發(fā)展到這一步。除了分類邏輯和內(nèi)存，下一步是發(fā)展內(nèi)存中計(jì)算和基于模擬的計(jì)算?！勾送猓瑸橛?jì)算行業(yè)服務(wù)了35年的指令集架構(gòu)(ISA)將需要被新的軟件堆棧和算法取代。他說道：「對(duì)于特定領(lǐng)域的計(jì)算，必須重新發(fā)明軟件。IBM對(duì)軟件堆棧有著深刻的見解。」

「各方都必須一同轉(zhuǎn)向人工智能。格芯將與主要客戶緊密合作，我們不能將算法與技術(shù)分開，」Letavic在談及該系統(tǒng)技術(shù)協(xié)同優(yōu)化(STCO)方面的緊密合作時(shí)說道，「隨著我們邁入計(jì)算發(fā)展的第四個(gè)時(shí)代，STCO將是DTCO的自然延伸。我們將朝著特定領(lǐng)域的計(jì)算發(fā)展，共同迎接這一轉(zhuǎn)變。」

封裝幫助降低成本

雖然芯片的發(fā)展——包括柵極堆疊、FD-SOI和STT-MRAM中的雙功函數(shù)金屬——將提高性能，但Letavic指出，隨著公司轉(zhuǎn)而使用針對(duì)各功能優(yōu)化工藝制造的鏈路異構(gòu)器件，封裝將扮演同樣重要的角色?！肝艺J(rèn)為，20年后，2.5D和3D將成為主流。封裝技術(shù)將跟芯片一樣，呈現(xiàn)出更多差異化?！?/p>

Kevin Krewell是Tirias Research的首席分析師，他表示，當(dāng)公司將兩個(gè)或多個(gè)小芯片放到單個(gè)封裝中時(shí)，使用Advanced Micro Devices完成的工作將為格芯帶來優(yōu)勢(shì)。早些時(shí)候，AMD和Intel將AMD Radeon圖形處理器與Intel CPU結(jié)合在單個(gè)封裝中?，F(xiàn)在，AMD正利用Infinity Fabric互連技術(shù)增強(qiáng)Epyc服務(wù)器CPU系列。即將推出的「Rome」服務(wù)器處理器將采用多個(gè)CPU和緩存內(nèi)存芯片內(nèi)核，將那些7nm部件連接到格芯制造的14nm小芯片，為DRAM和PCI總線提供I/O鏈路。

Krewell表示，通過劃分任務(wù)并使用針對(duì)各功能的優(yōu)化工藝，基于高速鏈路連接的小芯片將改變多個(gè)市場(chǎng)的處理器制造方式，他還提到Nvidia、Intel等其他公司均支持高速芯片到芯片鏈路。

Krewell稱：「通過在小芯片設(shè)計(jì)中混合使用多個(gè)工藝節(jié)點(diǎn)，我的確看到了更多問題。尤其是I/O不能很好地?cái)U(kuò)展到7 nm，而且即使在7nm中，那些功能也會(huì)占用大量空間。有時(shí)，將I/O功能放在舊芯片中是合理之舉。以前，作為提升晶圓廠利用率戰(zhàn)略的一部分，PC芯片組是在N減1工藝中制造的。將功能放在可處理I/O的正確工藝節(jié)點(diǎn)中非常有意義，每個(gè)晶體管的費(fèi)用也沒有那么貴?！?/p>

Letavic表示，系統(tǒng)公司需要使用各種先進(jìn)封裝形式的異構(gòu)集成，包括插入器、垂直硅過孔(TSV)、特殊層壓板、扇出等。這一戰(zhàn)略也將為光子連接帶來好處，因?yàn)楣怆娮悠骷峁┑谋忍芈士赡鼙纫恍╇姎膺B接支持的比特率更高。

Bob O’Donnell是市場(chǎng)調(diào)查公司TECHnalysis的首席分析師，他表示，在全行業(yè)標(biāo)準(zhǔn)敲定之前，小芯片戰(zhàn)略仍有很長的路要走。在此之前，AMD等公司將利用他們自己的內(nèi)部技術(shù)將多個(gè)小芯片連接到SoC中。

「在某一時(shí)刻，復(fù)雜性變得難以應(yīng)對(duì)，然后公司重新開始著手簡(jiǎn)化。問題在于要向多個(gè)供應(yīng)商推出豐富的生態(tài)系統(tǒng)，允許封裝公司對(duì)來自不同公司的不同部件進(jìn)行封裝。這些標(biāo)準(zhǔn)尚未敲定?！?/p>

O’Donnell表示，之所以要使用針對(duì)各功能的優(yōu)化工藝，是因?yàn)樵?nm工藝中設(shè)計(jì)和制造大型SoC的成本非常高。

「有趣的是，小芯片的基本概念是我們將過去集成在一起的東西分開。行業(yè)能夠?qū)⑾到y(tǒng)集成到更小的組件中，一直發(fā)展到SoC，能夠?qū)缀跛性系絾蝹€(gè)芯片中。但是現(xiàn)在，這種趨勢(shì)逐漸放緩，因?yàn)閺募夹g(shù)角度來看，難度越來越大。7nm設(shè)計(jì)的成本非常高，從制造的角度來看，這項(xiàng)挑戰(zhàn)近乎瘋狂?！?/p>

Letavic指出，先進(jìn)的封裝技術(shù)將「在芯片級(jí)別和系統(tǒng)級(jí)別提供優(yōu)勢(shì)。我們已經(jīng)在數(shù)據(jù)中心見證了這一點(diǎn)。它將不斷發(fā)展下去，影響范圍也將越來越大」。