隨著傳統(tǒng)市場走向下坡路和摩爾定律的逐漸失效，半導(dǎo)體行業(yè)正在不斷革新，力求了解人工智能、自動駕駛汽車、物聯(lián)網(wǎng)等新市場的需求。

而其中最奇特的也許當(dāng)屬人工智能，因為它的計算范式與傳統(tǒng)的「處理器-內(nèi)存」方法有著明顯差異。在近期于舊金山舉辦的國際電子器件大會上，法國研究員Damien Querlioz在談及「神經(jīng)形態(tài)計算的新型器件技術(shù)」時說道，「長期以來，模式識別和認知任務(wù)都是計算機的弱點，比如識別和解讀圖像、理解口語、自動翻譯等?！?/p>

大約從2012年起，訓(xùn)練和推理階段的人工智能技術(shù)開始加速發(fā)展，但當(dāng)使用傳統(tǒng)計算架構(gòu)時，功耗仍是一個巨大挑戰(zhàn)。Querlioz是法國國家實驗室CNRS的一名研究員，他舉了一個活生生的例子：2016年Google的AlphaGo與圍棋世界冠軍李世石之間的著名圍棋大戰(zhàn)。李世石的大腦在比賽中消耗了大約20瓦，而AlphaGo估計需要超過250,000瓦才能使其CPU和GPU保持運轉(zhuǎn)。

雖然從那以后Google和其他公司均在功耗方面做出了改進，但越來越多的工作開始側(cè)重于為神經(jīng)形態(tài)計算技術(shù)設(shè)計耗電更少的新器件。

Ted Letavic是格芯的高級戰(zhàn)略營銷人員，他表示，回想人工智能的各個階段，從改進傳統(tǒng)計算技術(shù)，到設(shè)計耗電更少的全新器件和架構(gòu)，在整個過程中，先進高效的封裝將發(fā)揮關(guān)鍵作用。

Letavic稱：「人工智能時代正在逐步到來，我們可以利用現(xiàn)有的技術(shù)，再加上衍生技術(shù)，通過DTCO(設(shè)計技術(shù)協(xié)同優(yōu)化)進行全面優(yōu)化，一直深入到位單元設(shè)計層面。”格芯的技術(shù)人員正在努力降低14/12 nm FinFET平臺的功耗并提升其性能，所采用的辦法包括雙功函數(shù)SRAM、更快且功耗更低的累加運算(MAC)元件、對SRAM的更高帶寬訪問等?；贔D-SOI的FDX處理器的功耗也將降低，尤其是在部署背柵偏置技術(shù)時。Letavic表示，設(shè)計師掌握了這些技術(shù)后，客戶便可以“重新設(shè)計功耗包絡(luò)更低的人工智能固有元件，甚至達到7 nm?！?/p>

除了這些DTCO改進以外，全球各地也在開展其他研發(fā)工作，希望實現(xiàn)基于相變存儲器(PCM)、阻性RAM (ReRAM)、自選扭矩轉(zhuǎn)換磁性RAM (STT-MRAM)和FeFET的嵌入式內(nèi)存與內(nèi)存中計算解決方案。Querlioz在IEDM專題會議上提到，在IBM Almaden研究中心，由Jeff Welser領(lǐng)導(dǎo)開發(fā)的基于PCM的芯片已取得顯著進展，而基于STT-MRAM和ReRAM的人工智能處理器也前景光明。Querlioz表示：「現(xiàn)在，我們極有可能成功為認知類型的任務(wù)和模式識別重新發(fā)明電子器件?！?/p>

Letavic稱，降低功耗的道路還很長，對于推理處理而言尤其如此，而這正促使眾多初創(chuàng)公司開發(fā)新的人工智能解決方案，格芯也與其中部分公司及長期合作伙伴AMD和IBM保持著密切合作關(guān)系。

Letavic認為：「憑借對馮諾依曼計算模式的DTCO改進，我們只能發(fā)展到這一步。除了分類邏輯和內(nèi)存，下一步是發(fā)展內(nèi)存中計算和基于模擬的計算?！勾送?，為計算行業(yè)服務(wù)了35年的指令集架構(gòu)(ISA)將需要被新的軟件堆棧和算法取代。他說道：「對于特定領(lǐng)域的計算，必須重新發(fā)明軟件。IBM對軟件堆棧有著深刻的見解。」

「各方都必須一同轉(zhuǎn)向人工智能。格芯將與主要客戶緊密合作，我們不能將算法與技術(shù)分開，」Letavic在談及該系統(tǒng)技術(shù)協(xié)同優(yōu)化(STCO)方面的緊密合作時說道，「隨著我們邁入計算發(fā)展的第四個時代，STCO將是DTCO的自然延伸。我們將朝著特定領(lǐng)域的計算發(fā)展，共同迎接這一轉(zhuǎn)變?！?/p>

封裝幫助降低成本

雖然芯片的發(fā)展——包括柵極堆疊、FD-SOI和STT-MRAM中的雙功函數(shù)金屬——將提高性能，但Letavic指出，隨著公司轉(zhuǎn)而使用針對各功能優(yōu)化工藝制造的鏈路異構(gòu)器件，封裝將扮演同樣重要的角色。「我認為，20年后，2.5D和3D將成為主流。封裝技術(shù)將跟芯片一樣，呈現(xiàn)出更多差異化?！?/p>

Kevin Krewell是Tirias Research的首席分析師，他表示，當(dāng)公司將兩個或多個小芯片放到單個封裝中時，使用Advanced Micro Devices完成的工作將為格芯帶來優(yōu)勢。早些時候，AMD和Intel將AMD Radeon圖形處理器與Intel CPU結(jié)合在單個封裝中?，F(xiàn)在，AMD正利用Infinity Fabric互連技術(shù)增強Epyc服務(wù)器CPU系列。即將推出的「Rome」服務(wù)器處理器將采用多個CPU和緩存內(nèi)存芯片內(nèi)核，將那些7nm部件連接到格芯制造的14nm小芯片，為DRAM和PCI總線提供I/O鏈路。

Krewell表示，通過劃分任務(wù)并使用針對各功能的優(yōu)化工藝，基于高速鏈路連接的小芯片將改變多個市場的處理器制造方式，他還提到Nvidia、Intel等其他公司均支持高速芯片到芯片鏈路。

Krewell稱：「通過在小芯片設(shè)計中混合使用多個工藝節(jié)點，我的確看到了更多問題。尤其是I/O不能很好地擴展到7 nm，而且即使在7nm中，那些功能也會占用大量空間。有時，將I/O功能放在舊芯片中是合理之舉。以前，作為提升晶圓廠利用率戰(zhàn)略的一部分，PC芯片組是在N減1工藝中制造的。將功能放在可處理I/O的正確工藝節(jié)點中非常有意義，每個晶體管的費用也沒有那么貴?！?/p>

Letavic表示，系統(tǒng)公司需要使用各種先進封裝形式的異構(gòu)集成，包括插入器、垂直硅過孔(TSV)、特殊層壓板、扇出等。這一戰(zhàn)略也將為光子連接帶來好處，因為光電子器件提供的比特率可能比一些電氣連接支持的比特率更高。

Bob O’Donnell是市場調(diào)查公司TECHnalysis的首席分析師，他表示，在全行業(yè)標(biāo)準(zhǔn)敲定之前，小芯片戰(zhàn)略仍有很長的路要走。在此之前，AMD等公司將利用他們自己的內(nèi)部技術(shù)將多個小芯片連接到SoC中。

「在某一時刻，復(fù)雜性變得難以應(yīng)對，然后公司重新開始著手簡化。問題在于要向多個供應(yīng)商推出豐富的生態(tài)系統(tǒng)，允許封裝公司對來自不同公司的不同部件進行封裝。這些標(biāo)準(zhǔn)尚未敲定?！?/p>

O’Donnell表示，之所以要使用針對各功能的優(yōu)化工藝，是因為在7nm工藝中設(shè)計和制造大型SoC的成本非常高。

「有趣的是，小芯片的基本概念是我們將過去集成在一起的東西分開。行業(yè)能夠?qū)⑾到y(tǒng)集成到更小的組件中，一直發(fā)展到SoC，能夠?qū)缀跛性系絾蝹€芯片中。但是現(xiàn)在，這種趨勢逐漸放緩，因為從技術(shù)角度來看，難度越來越大。7nm設(shè)計的成本非常高，從制造的角度來看，這項挑戰(zhàn)近乎瘋狂。」

Letavic指出，先進的封裝技術(shù)將「在芯片級別和系統(tǒng)級別提供優(yōu)勢。我們已經(jīng)在數(shù)據(jù)中心見證了這一點。它將不斷發(fā)展下去，影響范圍也將越來越大」。