芯片行業(yè)是典型的人才密集和資金密集型高風(fēng)險(xiǎn)產(chǎn)業(yè)，如果沒(méi)有大量用戶攤薄費(fèi)用，芯片成本將直線上升。華為曾向媒體透露7nm的麒麟980研發(fā)費(fèi)用遠(yuǎn)超業(yè)界預(yù)估的5億美元，紫光展銳的一名工作人員則對(duì)記者表示，(5G Modem)研發(fā)費(fèi)用在上億美元，光流片就特別費(fèi)錢，還有團(tuán)隊(duì)的持續(xù)投入，累計(jì)參與項(xiàng)目的工程師有上千人。

一方面，制造成本不斷攀升。吳欣指出，由于使用多次曝光(multi-patterning)，從20nm開(kāi)始，芯片制造成本便上升很快。“本來(lái)一次曝光，現(xiàn)在兩次：本來(lái)一個(gè)機(jī)臺(tái)一天做4000片wafer(晶圓)，現(xiàn)在兩次曝光只能做2000片了。一片晶圓從頭到尾大概需要幾十步的光刻過(guò)程，假如光刻占設(shè)備成本的一半，有一半都需要兩次曝光，成本就增加了25%。”

作為芯片制造業(yè)中最核心的設(shè)備，光刻機(jī)也越來(lái)越昂貴。“整個(gè)業(yè)界花了二三十年的時(shí)間把EUV(極紫外光)做出來(lái)，今后幾代光刻都會(huì)使用EUV。一臺(tái)EUV光刻機(jī)就可能需要2億美金。臺(tái)積電、英特爾的新工藝生產(chǎn)線都需要十幾臺(tái)這樣的設(shè)備。”吳欣告訴記者。

越來(lái)越高的費(fèi)用也讓晶圓代工廠望而卻步。格芯(GlobalFoundries)去年8月正式對(duì)外宣布放棄7nm和更先進(jìn)制程的研發(fā)，并調(diào)整相應(yīng)研發(fā)團(tuán)隊(duì)來(lái)支持強(qiáng)化的產(chǎn)品組合方案。此前，臺(tái)聯(lián)電也宣布放棄12nm先進(jìn)制程的投資。

市場(chǎng)調(diào)研機(jī)構(gòu)IC Insights預(yù)測(cè)，未來(lái)5年有能力投入先進(jìn)制程的晶圓代工廠只有臺(tái)積電、三星和英特爾，在激烈競(jìng)爭(zhēng)之下，一定會(huì)讓定價(jià)壓力會(huì)一路延燒。

另一方面，設(shè)計(jì)成本也不斷上漲，每一代至少增加30~50%的設(shè)計(jì)成本，主要是“人頭費(fèi)”。吳欣表示，對(duì)于芯片設(shè)計(jì)而言，此前迭代無(wú)需考慮新的工藝問(wèn)題，“只需了解65nm比90nm小多少，可以直接把90nm上的設(shè)計(jì)拿到65nm工藝上，重新設(shè)計(jì)一下馬上就能做，整個(gè)過(guò)程半年、一年就完成了。但現(xiàn)在7nm和16nm有很多不一樣的地方，不能把16nm的設(shè)計(jì)直接放到7nm上，從架構(gòu)到設(shè)計(jì)到后端都要做很多改變。”

由于芯片設(shè)計(jì)越來(lái)越復(fù)雜，設(shè)計(jì)的周期和人數(shù)都要增加。“過(guò)去設(shè)計(jì)一年現(xiàn)在需要兩年;過(guò)去1000人一年，現(xiàn)在2000人兩年，變成四倍了。”對(duì)于絕大多數(shù)芯片制作廠商而言，這無(wú)疑是一個(gè)非常大的負(fù)擔(dān)。

因此，對(duì)于一些超大數(shù)據(jù)企業(yè)紛紛自己造芯的現(xiàn)象，吳欣指出，“這些芯片本身不一定賺錢，但谷歌、百度、阿里巴巴這些數(shù)據(jù)公司會(huì)想做自己的芯片是因?yàn)檫@會(huì)讓企業(yè)自己的搜索引擎等業(yè)務(wù)更有效率，在系統(tǒng)層面上能夠享受到好處。”

但是對(duì)于創(chuàng)業(yè)企業(yè)而言，資本、人才和客戶都存在問(wèn)題，“即使大如谷歌，做TPU的團(tuán)隊(duì)也并不大，遠(yuǎn)不夠設(shè)計(jì)芯片并維持芯片迭代，需要外包給芯片公司，其他的創(chuàng)業(yè)公司又有多少錢和人?”

異構(gòu)集成成為新潮流

在芯片設(shè)計(jì)和制造成本越來(lái)越高的情況下，異構(gòu)集成作為先進(jìn)封裝技術(shù)越來(lái)越受關(guān)注，被認(rèn)為是增加芯片功能，及降低成本的可行方法，也被視為延續(xù)摩爾定律的新路徑。

異構(gòu)集成主要指將多個(gè)單獨(dú)制造的部件封裝到一個(gè)芯片上，以增強(qiáng)功能性和提高工作性能，可以對(duì)采用不同工藝、不同功能、不同制造商制造的組件進(jìn)行封裝。通過(guò)這一技術(shù)，工程師可以像搭積木一樣，在芯片庫(kù)里將不同工藝的小芯片組裝在一起。

吳欣舉例稱，“我們做第一顆異構(gòu)集成芯片是V2000T。如果當(dāng)時(shí)不用異構(gòu)集成的話，芯片要大很多。這么大的芯片良率太低，一片12寸的晶圓在當(dāng)時(shí)只能出兩個(gè)通過(guò)良品測(cè)試的芯片。“

他解釋稱，良率和面積并不是線性關(guān)系，而是呈指數(shù)關(guān)系，“如果把這顆原本很大的芯片切分成四塊，每片晶圓能有100個(gè)通過(guò)良品測(cè)試的裸晶片，再把每四個(gè)組成一顆完整的芯片，就可以有25顆芯片?？紤]到額外的一些損失，即使損失一半也還剩12顆;對(duì)客戶來(lái)說(shuō)，也不需要花6倍的價(jià)錢去買。”

以賽靈思的FPGA產(chǎn)品為例，吳欣告訴記者，通過(guò)采用異構(gòu)集成技術(shù)，最近幾代FPGA容納的最大邏輯單元數(shù)量比起僅靠摩爾定律增加了70%甚至一倍以上。

不過(guò)，異構(gòu)集成在延續(xù)摩爾定律的同時(shí)也面臨可靠性、散熱、測(cè)試難度等多方面的挑戰(zhàn)。

更復(fù)雜的封裝技術(shù)意味著測(cè)試也更難。常規(guī)的芯片測(cè)試中，一個(gè)芯片測(cè)試后進(jìn)行封裝再進(jìn)行整體測(cè)試。而系統(tǒng)化封裝中，對(duì)每個(gè)小芯片的性能測(cè)試以及整體系統(tǒng)的測(cè)試無(wú)疑讓芯片測(cè)試變得更加復(fù)雜。