www.久久久久|狼友网站av天堂|精品国产无码a片|一级av色欲av|91在线播放视频|亚洲无码主播在线|国产精品草久在线|明星AV网站在线|污污内射久久一区|婷婷综合视频网站

當(dāng)前位置:首頁 > 消費(fèi)電子 > 消費(fèi)電子
[導(dǎo)讀]0 引言跳頻信號源主要由兩部分組成:控制部分和頻率合成部分。頻率合成部分是跳頻信號源的主要組成部分,頻率合成是利用一個或多個高穩(wěn)定晶體振蕩器產(chǎn)生出一系列等間隔的離

0 引言

跳頻信號源主要由兩部分組成:控制部分和頻率合成部分。頻率合成部分是跳頻信號源的主要組成部分,頻率合成是利用一個或多個高穩(wěn)定晶體振蕩器產(chǎn)生出一系列等間隔的離散頻率信號的一種技術(shù),早期的通信系統(tǒng)都是采用調(diào)諧(機(jī)械和電子)的方法實(shí)現(xiàn)特定頻道上的通信或者從一個頻道轉(zhuǎn)換到另一頻道,這種方法嚴(yán)重地限制了通信質(zhì)量的提高。采用頻率合成器后,可以用數(shù)字預(yù)置的方法提供大量精確且能迅速轉(zhuǎn)換的載波信號和本振信號,從而大大地提高了通信質(zhì)量,而且許多新的通信體制也就有可能得到實(shí)現(xiàn)??刂撇糠质侨藱C(jī)接口,頻率合成器在控制部分作用下產(chǎn)生所需的頻率。

當(dāng)前DDS(直接數(shù)字合成器)與 PLL(鎖相頻率合成器)混合的技術(shù)方案主要有:頻偏由DDS產(chǎn)生的PLL 合成器和參考源由DDS 提供的PLL合成器兩種,其中電路結(jié)構(gòu)較簡單且應(yīng)用較多的是參考源由DDS 提供的PLL頻率合成器。本設(shè)計(jì)方案采用以AD9850作參考信號源的PLL 頻率合成器。

1 DDS+PLL 方案工作原理

由于PLL 合成器的參考基準(zhǔn)是由DDS 提供的,它可以做到以10-3 Hz 或10-6 Hz變化,因而整個頻率合成器的輸出頻率間隔可以做得較小;該研究與設(shè)計(jì)合成器的輸出頻率精度和頻率切換時間均由DDS決定。由于DDS 頻率切換時間可達(dá)到ns級,頻率和相位精度很容易達(dá)到10-3 Hz 級,因此系統(tǒng)性能得到顯著改善。

本方案中PLL部分采用大規(guī)模集成電路頻率合成器MC145146,工作頻率及間隔如表1 所列,原理框圖如圖1所示。

 

 

將高穩(wěn)定度晶振產(chǎn)生的10 MHz 標(biāo)準(zhǔn)頻率作為DDS 的時鐘信號,由DDS 產(chǎn)生所需頻率,經(jīng)MC145146 的R 分頻器除200,得到參考頻率fR,加到鑒相器PD 上。壓控振蕩器VCO 輸出頻率fo經(jīng)前置分頻器除[P/(P+1)],計(jì)數(shù)器A 和主計(jì)數(shù)器M 分頻后,送入鑒相器PD 中與fR進(jìn)行比相,并使PD輸出誤差電壓。誤差電壓經(jīng)低通濾波器LPF平滑后加到壓控振蕩器VCO上,使VCO鎖定。

MC145146是雙模頻率合成器電路,其內(nèi)部吞除計(jì)數(shù)器A和外部前置計(jì)數(shù)器P/(P+1)配合,可實(shí)現(xiàn)脈沖吞除計(jì)數(shù),從而使合成器的輸出頻率擴(kuò)展到 VHF波段。脈沖吞除計(jì)數(shù)方法簡述如下:計(jì)數(shù)開始時,模控制信號MC 為低電平,前置分頻器按P+1 模式工作,A 和M同時計(jì)數(shù)。當(dāng)A 計(jì)數(shù)計(jì)滿后,A 停止計(jì)數(shù),控制邏輯使模控制信號MC 變?yōu)楦唠娖?,前置分頻器按P模式工作。M計(jì)數(shù)器繼續(xù)計(jì)數(shù),直至M 計(jì)數(shù)器計(jì)滿,便輸出一個分頻脈沖至鑒相器PD。至此,一個計(jì)數(shù)周期結(jié)束。在輸出一個分頻脈沖同時,控制邏輯使計(jì)數(shù)器M 和A 重新裝入分頻數(shù),??刂菩盘栔匦禄氐降碗娖剑爸梅诸l器重新回到P+1 模式,以便進(jìn)入下一個計(jì)數(shù)循環(huán)。這樣總的分頻數(shù)N為

 

 

2 硬件設(shè)計(jì)

2.1 DDS 部分

DDS 部分[1]系統(tǒng)框圖如圖2 所示,濾波器采用2~20 kHz 自調(diào)諧帶通濾波器,當(dāng)輸入頻率在寬帶范圍內(nèi)變化時,由于這個寬帶范圍隨不同種類的換能器而不同,所以為了得到最佳噪聲抑制要自動調(diào)節(jié)濾波器的中心頻率。不要求有參考頻率、內(nèi)部振蕩器及同步電路,調(diào)節(jié)電容器可把頻率范圍按10 進(jìn)制擴(kuò)展。當(dāng)濾波器與輸入頻率未調(diào)諧時,相移不是180毅,相位檢測器給FET 的柵極提供誤差信號以控制其漏-源電阻。鑒相器和FET 構(gòu)成濾波器的負(fù)反饋環(huán)路,相位誤差可以改變FET 的電阻,從而重新調(diào)諧濾波器到新的中心頻率。

 

 

2.2 PLL部分

PLL部分[2]電路原理圖如圖3所示,圖中E12013和74LS74/2 組成雙模前置分頻器[衣(20/21)]。環(huán)路濾波器采用OP-07 構(gòu)成的有源比例積分濾波器。該濾波器具有滯后超前網(wǎng)絡(luò),其比例特性可以加快環(huán)路捕捉速度,其相位超前特性可以增大環(huán)路的相位穩(wěn)定余量,同時提供鑒相輸出電平與VCO相匹配的增益。

 

 

壓控振蕩器是由定時器NE555、運(yùn)放LM301D 以及無源元件構(gòu)成的簡單而精密的電壓-頻率變換器,其工作過程為:輸入電壓經(jīng)積分后變換成正向斜波輸出,當(dāng)斜波電壓達(dá)到2/3E 時定時器NE555 被觸發(fā),腳3 和腳7 輸出低電平。

這時Q1導(dǎo)通,電容C1 迅速放電,而C3按時間常數(shù)R5C3 放電。當(dāng)定時器的腳2 到達(dá)1/3E 時,定時器復(fù)位,腳3、7 輸出為高電平。這時Q1 截止,開始下一個周期。此變換器的回掃時間即放電時間大約為1 滋s,若回掃時間和工作周期相比可以忽略,則頻率與電壓的關(guān)系為

 

 

限幅電路控制LPF 的輸出電壓,倍頻電路控制VCO 的輸出頻率以保證所需,對應(yīng)關(guān)系如表2所列。

D/A轉(zhuǎn)換部分將數(shù)字信號變換成模擬信號。

 

3 結(jié)語

本跳頻頻率合成器由于數(shù)字分頻器及鑒相器均集成在芯片內(nèi),外接電路有濾波器,VCO,有源低通濾波器及高速雙模分頻器E12013、74LS74,因此整個合成器體積小,外接電路少、調(diào)試方便,另外由于DDS 中應(yīng)用了AD9850,使得系統(tǒng)的精度較高。

本站聲明: 本文章由作者或相關(guān)機(jī)構(gòu)授權(quán)發(fā)布,目的在于傳遞更多信息,并不代表本站贊同其觀點(diǎn),本站亦不保證或承諾內(nèi)容真實(shí)性等。需要轉(zhuǎn)載請聯(lián)系該專欄作者,如若文章內(nèi)容侵犯您的權(quán)益,請及時聯(lián)系本站刪除。
換一批
延伸閱讀

業(yè)界領(lǐng)先的信號發(fā)生器、頻譜與信號分析儀是確保下一代低地球軌道(LEO)衛(wèi)星網(wǎng)絡(luò)實(shí)現(xiàn)理想性能的關(guān)鍵測量工具。羅德與施瓦茨(以下簡稱“R&S”)的先進(jìn)測量技術(shù)在Telesat Lightspeed空地一體化網(wǎng)絡(luò)的建模與性能評...

關(guān)鍵字: 信號發(fā)生器 頻譜與信號分析儀

但是,該項(xiàng)目需要使用信號發(fā)生器等形式的外部硬件。我認(rèn)為創(chuàng)建一個使用PYNQ的示例可能是一個好主意,它使我們能夠使用Python生成任意信號,過濾它并繪制結(jié)果波形。

關(guān)鍵字: FIR濾波器 FPGA設(shè)計(jì) 信號發(fā)生器

直接數(shù)字合成(DDS)技術(shù)正在迅速發(fā)展,但UHF和微波輸出頻率的直接合成尚不實(shí)用或經(jīng)濟(jì)上不可行。

關(guān)鍵字: DDS

有些FPGA學(xué)習(xí)者,看Xilinx的Datasheet會注意到Xilinx的FPGA沒有PLL,其實(shí)DCM就是時鐘管理單元。

關(guān)鍵字: FPGA PLL

鎖相環(huán)(PLL)作為電子系統(tǒng)中常見的頻率合成和同步組件,其性能在很大程度上依賴于回路濾波器的設(shè)計(jì)。回路濾波器不僅決定了PLL的環(huán)路帶寬和相位裕量,還直接影響相位噪聲、雜散和鎖定時間等關(guān)鍵指標(biāo)。因此,合理設(shè)計(jì)和調(diào)整PLL回...

關(guān)鍵字: 鎖相環(huán) 濾波器 PLL

北京2024年10月21日 /美通社/ -- 隨著自動駕駛算法技術(shù)的快速發(fā)展,基于BEV+Transformer的感知范式為高階自動駕駛提供了更高精度感知、更強(qiáng)場景泛化能力和更優(yōu)多模態(tài)融合的方案,是目前各大主流...

關(guān)鍵字: 模型 自動駕駛 延時計(jì)算 DDS

在現(xiàn)代通信、數(shù)據(jù)處理和精密測量系統(tǒng)中,時鐘信號的穩(wěn)定性和低抖動性至關(guān)重要。時鐘抖動(Jitter)作為時鐘信號中不期望的時序變化,會導(dǎo)致數(shù)據(jù)傳輸錯誤、信號同步問題以及系統(tǒng)性能下降。為了應(yīng)對這一挑戰(zhàn),研究人員和工程師們不斷...

關(guān)鍵字: 時鐘信號 PLL 鎖相環(huán)

鎖相環(huán)(PLL)是現(xiàn)代通信系統(tǒng)的基本構(gòu)建模塊,通常用在無線電接收機(jī)或發(fā)射機(jī)中,主要提供"本振"(LO)功能;也可用于時鐘信號分配和降噪,而且越來越多地用作高采樣速率模數(shù)或數(shù)模轉(zhuǎn)換的時鐘源。

關(guān)鍵字: PLL VCO

在現(xiàn)代通信及電子系統(tǒng)中,鎖相環(huán)(Phase-Locked Loop, PLL)是一種重要的頻率同步與控制技術(shù)。CMOS電荷泵鎖相環(huán)(Charge Pump Phase-Locked Loop, CPPLL)因其開環(huán)增益大...

關(guān)鍵字: 鎖相環(huán) PLL CMOS
關(guān)閉