引言：伯克利大學(xué)于2014年發(fā)布了開源指令集架構(gòu)RISC-V，其目標(biāo)是成為指令集架構(gòu)領(lǐng)域的Linux，應(yīng)用覆蓋IoT(Internet of Things)設(shè)備、桌面計(jì)算機(jī)、高性能計(jì)算機(jī)等眾多領(lǐng)域[1]。RISC-V自發(fā)布以來受到多方關(guān)注和參與，圍繞RISC-V的生態(tài)環(huán)境逐漸完善，并涌現(xiàn)了眾多開源處理器及SoC(System on Chip)采用RISC-V架構(gòu)，其中Rocket-Chip就是由伯克利大學(xué)發(fā)布的基于RISC-V的可配置SoC，通過配置不同的參數(shù)可以得到不同性能、應(yīng)用不同場合的SoC。RISC-V的迅速發(fā)展還激勵(lì)其設(shè)計(jì)人員成立了SiFive公司，專注于定制化SoC設(shè)計(jì)，其產(chǎn)品線包括如下：

(1)開源處理器核Coreplex IP系列

包括Coreplex U、Coreplex E兩個(gè)系列。其中Coreplex U系列目前有U5 Coreplex子系列，其是64位RISC-V架構(gòu)處理器，支持多核、多級(jí)緩存、硬件支持的單精度與雙精度浮點(diǎn)運(yùn)算;Coreplex E系列目前有E3 Coreplex子系列，其是32位的RISC-V架構(gòu)處理器，依據(jù)應(yīng)用環(huán)境可配置支持RV32E、乘法、除法、浮點(diǎn)運(yùn)算等，目標(biāo)是低功耗的嵌入式控制器。

(2)開源SoC Freedom系列

包括Freedom Unleashed、Freedom Everywhere兩個(gè)系列。其中Freedom Unleashed系列是基于U5 Coreplex的SoC，包括U500子系列，其外設(shè)控制器包括DDR3/DDR4 DRAM 控制器、PCIe 3.0控制器、1Gb Ethernet控制器、USB 3.0控制器等，支持Unix等多種操作系統(tǒng);Freedom Everywhere系列是基于E3 Coreplex的SoC，包括E300子系列，其具有片上debug單元、平臺(tái)級(jí)中斷控制器等，支持FreeRTOS等多種操作系統(tǒng)。

(3)Freedom E310

Freedom E310是Freedom Everywhere的子系列E300的一個(gè)流片實(shí)例，目標(biāo)應(yīng)用場合是微控制器、IoT、可穿戴設(shè)備等，其處理器核是E3 Coreplex子系列的一個(gè)實(shí)例——E31，支持RV32IMAC指令集。其采用180nm工藝成功流片，主頻可以達(dá)到320MHz以上。

(4)開源開發(fā)板HiFive1

HiFive1是第一款采用Freedom E310作為核心控制芯片的Arduino兼容開發(fā)板。作為深度開源的代表，其微控制器對(duì)應(yīng)的RTL代碼、電路圖設(shè)計(jì)文件、PCB設(shè)計(jì)文件等完全開源。

SiFive給出的Freedom E310的RTL代碼，目前僅支持Xilinx的Arty開發(fā)平臺(tái)，本文在簡單介紹Freedom E310的基礎(chǔ)上，給出了將其移植到Altera的DE2開發(fā)平臺(tái)的詳細(xì)步驟。

1 Freedom E310介紹

1.1 Freedom E310的結(jié)構(gòu)設(shè)計(jì)

Freedom E310的結(jié)構(gòu)設(shè)計(jì)如圖1所示。處于核心的是單發(fā)射、順序執(zhí)行處理器E31，支持RV32IMAC指令集，具有16K的指令緩存，16K的數(shù)據(jù)SRAM。

圖1 Freedom E310的結(jié)構(gòu)設(shè)計(jì)

Freedom E310有多個(gè)外設(shè)，通過TIleLink互連總線將這多個(gè)外設(shè)連接到處理器。主要外設(shè)包括：

l AON(Always-on Domain)：AON的意思就是始終在線，不受處理器核心電源管理的影響，包括實(shí)時(shí)計(jì)數(shù)器、看門狗、復(fù)位與電源管理等子模塊。

l GPIO(General Purpose Input/Output)控制器：通用輸入輸出，每一個(gè)引腳都可以設(shè)置輸入或者輸出，并可以設(shè)置是否能夠引發(fā)中斷。Freedom E310的GPIO可以復(fù)用，復(fù)用為UART、I2C、SPI、PWM等。

l PLIC(Platform-Level Interrupt Control)：平臺(tái)級(jí)中斷控制器，用于接受外部的中斷信號(hào)，然后按照優(yōu)先級(jí)送給處理器，支持52個(gè)外部中斷源，7個(gè)中斷優(yōu)先級(jí)。

l Debug Unit：調(diào)試單元，支持外部調(diào)試器通過標(biāo)準(zhǔn)JTAG接口進(jìn)行調(diào)試，支持2個(gè)硬件斷點(diǎn)、觀察點(diǎn)。

l QSPI(Quad-SPI)：QSPI flash控制器，用于訪問flash，可以支持eXecute-In-Place模式。

1.2 地址映射

Freedom E310的地址映射如表1所示。本文移植過程中使用到的主要有復(fù)位入口地址、ROM、GPIO。復(fù)位入口地址是Freedom E310啟動(dòng)后首先執(zhí)行的指令，一般是一條轉(zhuǎn)移指令。

1.3 Chisel語言

Freedom E310的大部分代碼是采用Chisel(ConstrucTIng Hardware in an Scala Embedded Language)編寫的，這也是伯克利大學(xué)設(shè)計(jì)的一種開源的硬件編程語言，是Scala語言的領(lǐng)域特定應(yīng)用，可以充分利用Scala的優(yōu)勢(shì)，將面向?qū)ο?object orientaTIon)、函數(shù)式編程(funcTIonal programming)、類型參數(shù)化(parameterized types)、類型推斷(type inference)等概念引入硬件編程語言，從而提供更加強(qiáng)大的硬件開發(fā)能力[4]。Chisel除了開源之外，還有一個(gè)優(yōu)勢(shì)就是使用Chisel編寫的硬件電路，可以通過編譯得到對(duì)應(yīng)的Verilog設(shè)計(jì)，還可以得到對(duì)應(yīng)的C++模擬器。本文在移植的過程中，由于Altera的QuartusII綜合工具不支持Chisel，所以需要首先得到Freedom E310對(duì)應(yīng)的Verilog HDL代碼，然后才可以綜合。

2 啟動(dòng)過程分析及bootrom設(shè)計(jì)

Freedom E310是可配置的SoC，可配置ROM、OTP、QSPI，依據(jù)其配置情況，有不同的啟動(dòng)過程，默認(rèn)的啟動(dòng)過程是，從ROM處(0x0000_1000)開始執(zhí)行，ROM處一般存儲(chǔ)一條轉(zhuǎn)移指令，轉(zhuǎn)移到OTP，或者QSPI。Altera的DE2開發(fā)平臺(tái)沒有QSPI接口的flash，所以只能轉(zhuǎn)移到OTP，為了進(jìn)一步簡化移植驗(yàn)證難度，本文并不使用OTP，而是在0x0000_1000處存儲(chǔ)了一條轉(zhuǎn)移指令，該轉(zhuǎn)移指令轉(zhuǎn)移到ROM中的另一處地址繼續(xù)執(zhí)行。ROM中的代碼就是bootrom，其主要內(nèi)容如下。

上述bootrom的代碼在啟動(dòng)后轉(zhuǎn)移到標(biāo)記1處，開始配置GPIO，使其GPIO0為輸出口，然后通過該接口送出一個(gè)高電平，等待一段時(shí)間后，在送出一個(gè)低電平，循環(huán)執(zhí)行該過程。如果GPIO0連接到LED，將會(huì)發(fā)現(xiàn)該LED不停的點(diǎn)亮、熄滅。[!--empirenews.page--]

3 基于DE2的開源片上系統(tǒng)Freedom E310移植

3.1 實(shí)驗(yàn)環(huán)境

本文的實(shí)驗(yàn)平臺(tái)是Ubuntu14.04，在Github上clone下列項(xiàng)目的代碼：Rocket-chip、Freedom、Freedom-e-sdk。編譯Rocket_chip的代碼，得到對(duì)應(yīng)的GCC工具。

3.2 編譯bootrom

3.3 生成Freedom E310對(duì)應(yīng)的Verilog HDL文件

使用如下語句可以編譯得到Freedom E310對(duì)應(yīng)的Verilog HDL文件。

make -f Makefile.e300artydevkit verilog

生成的Verilog HDL文件位于builds/e300artydevkit/路徑下，文件名是sifive.freedom.everywhere.e300artydevkit.E300ArtyDevKitConfig.v，并且其ROM的內(nèi)容就是bootrom.img的內(nèi)容。

3.4 建立QuartusII工程

建立QuartusII工程，添加如下文件到該工程，其中system是頂層模塊。

freedomfpgae300artydevkitsrcsystem.v

freedomsifive-blocksvsrcSRLatch.v

freedomrocket-chipvsrcAsyncResetReg.v

freedomrocket-chipvsrcDebugTransportModuleJtag.v

Freedombuildse300artydevkitsifive.freedom.everywhere.e300artydevkit.E300ArtyDevKitConfig.v

3.5 修改system.v

System是頂層模塊，其中例化了Freedom E310，但是system中使用了許多Xilinx平臺(tái)的IP，需要進(jìn)行針對(duì)Altera平臺(tái)的修改。

3.5.1 修改mmcm

3.5.2 修改sys_reset

sys_reset模塊使用的是Xilinx的proc_sys_reset IP，其作用是生成復(fù)位信號(hào)，可以使用下列代碼代替。

3.5.3 修改IOBUF

system.v中使用了大量的Xilinx IOBUF原語，IOBUF是單端雙向緩沖器，由IBUF、OBUFT兩個(gè)基本組件組成，當(dāng)I/O端口為高阻時(shí)，其輸出端口O為不定態(tài)，其輸入輸出真值表如表2所示。

依據(jù)上述真值表，假設(shè)有如下IOBUF例化。

依據(jù)上述方法替換system.v中所有的IOBUF例化。

3.6 引腳設(shè)定

參考bootrom的功能，本文使用到了復(fù)位、時(shí)鐘、GPIO0、SRST_N等幾個(gè)端口，其在DE2平臺(tái)的映射如圖3所示。

3.7 編譯下載

經(jīng)過上述修改后，在QuartusII中編譯下載，保持SW0為高電平輸入，SW1為低電平輸出，就可以觀察到GLED0燈不停的點(diǎn)亮、熄滅。說明Freedom E310運(yùn)行正常。資源占用情況如圖4所示。

結(jié)語

Freedom E310是第一款基于RISC-V指令集架構(gòu)的開源商業(yè)SoC，具有豐富的外設(shè)，滿足多種應(yīng)用場景，并且具有可配置的特性，適合根據(jù)應(yīng)用進(jìn)行裁剪，本文給出了將Freedom E310移植到Altera DE2開發(fā)平臺(tái)的步驟，對(duì)于其他計(jì)劃使用Freedom E310的用戶具有一定的借鑒意義。

參考文獻(xiàn)

[1]Waterman， A. et al. The RISC-V Instruction Set Manual， Volume I： User-Level ISA， Version 2.1[S]， 2016

[2]SiFive， Inc. SiFive E3 Coreplex Series Manual， Version1.2[S]， 2016

[3]SiFive， Inc. SiFive FE310-G000 Manual， Version1.0.1[S]， 2016

[4]Chisel 2.2 Tutorial[EB/OL]。 https://chisel.eecs.berkeley.edu/2.2.0/chisel-tutorial. 2016-10

作者簡介：

雷思磊：通信公司工程師，研究方向?yàn)樘幚砥骷軜?gòu)，嵌入式處理器應(yīng)用等