21ic訊 新思科技(Synopsys)近日宣布，為協(xié)助各式處理器核心的優(yōu)化設(shè)計(jì)實(shí)作，將擴(kuò)充DesignWare雙重嵌入式存儲(chǔ)器(Duet Embedded Memory)以及邏輯庫(kù)IP(Logic Library IP)之產(chǎn)品組合，成為新的DesignWare HPC(高效能核心)設(shè)計(jì)套件(Design Kit)，其內(nèi)容還包含高速及高密度存儲(chǔ)器實(shí)體(memory instance)和標(biāo)準(zhǔn)元件庫(kù)(cell library)，讓SoC設(shè)計(jì)人員可實(shí)現(xiàn)芯片內(nèi)(on-chip)CPU、GPU及DSPIP核心的最佳化，讓速度、面積及功耗達(dá)到最佳水準(zhǔn)，或根據(jù)不同應(yīng)用狀況讓三者達(dá)成最佳平衡。

Imagination Technologies公司IMGworks SoC設(shè)計(jì)執(zhí)行副總裁MarkDunn表示：“利用新思科技的存儲(chǔ)器和標(biāo)準(zhǔn)元件程式庫(kù)，我們的IP核心在面積及功耗實(shí)作上有顯著提升。我們利用新思科技HPC設(shè)計(jì)套件的元件和存儲(chǔ)器，打造PowerVRTM Series6 GPU核心。整體而言，我們成功地減少動(dòng)態(tài)功耗(dynamic power)達(dá)25%、縮小面積達(dá)10%，甚至在某些區(qū)塊(block)還能實(shí)現(xiàn)14%的面積縮減率。此外，我們也建立一套修正設(shè)計(jì)流程，協(xié)助提升30%的實(shí)作周轉(zhuǎn)速度(implementation turnaround time)。”

新思科技完整的DesignWare IP產(chǎn)品組合包含經(jīng)硅晶驗(yàn)證(silicon-proven)的嵌入式存儲(chǔ)器編譯器(memory compiler)和標(biāo)準(zhǔn)元件庫(kù)，可支援各式晶圓廠并滿足180至28nm工藝的需求，目前市面上已有超過(guò)30億個(gè)芯片使用新思科技的技術(shù)。DesignWare嵌入式存儲(chǔ)器及元件庫(kù)雙重組合包含所有實(shí)體IP要件，如:標(biāo)準(zhǔn)元件、SRAM編譯器、寄存器文件(register file)、ROM、 數(shù)據(jù)通路庫(kù)(datapath library)及功耗最佳化工具(Power Optimization Kit，POK)，用以進(jìn)行完整的SoC實(shí)作。

此外，新思科技尚提供其他選項(xiàng):超電壓/低電壓(overdrive/low-voltage)之工藝、電壓和溫度(process,voltage and temperature，PVT)邊界(corner)、多重頻道元件(multi-channel cell)以及存儲(chǔ)器自我測(cè)試(memory built-in self-test，BIST)和修復(fù)(repair)等。DesignWare HPC設(shè)計(jì)套件新增效能、功耗、面積最佳化的標(biāo)準(zhǔn)元件和存儲(chǔ)器實(shí)體，以因應(yīng)先進(jìn)CPU、GPU和DSP核心對(duì)速度和密度的特殊要求。

芯源公司(VeriSilicon)設(shè)計(jì)統(tǒng)籌副總裁李念峰表示：“用于處理器核心實(shí)作的實(shí)體IP對(duì)于芯片設(shè)計(jì)的功耗、效能及面積影響甚巨。在影響實(shí)現(xiàn)最佳實(shí)作的因子中，就主要CPU核心的hardening過(guò)程而言，DesignWare雙重嵌入式存儲(chǔ)器和邏輯庫(kù)是協(xié)助我們達(dá)成效能精進(jìn)的最大功臣。新的DesignWare HPC設(shè)計(jì)套件包含我們所需的特殊元件及SRAM，能協(xié)助先進(jìn)處理器核心實(shí)現(xiàn)最大效能，同時(shí)縮小面積并降低功耗。”

CEVA行銷副總裁Eran Briman表示：“舉凡智能手機(jī)、平板電腦、智能電視和基站等先進(jìn)電子產(chǎn)品都需要DSP，而每種產(chǎn)品對(duì)于最佳化的需求不一，除了實(shí)現(xiàn)最佳效能外，設(shè)計(jì)人員仰賴我們的DSP核心以盡可能減少功耗并縮小硅晶面積。我們期待繼續(xù)與新思科技合作，協(xié)助共同客戶達(dá)成嚴(yán)謹(jǐn)?shù)脑O(shè)計(jì)目標(biāo)。”

HPC設(shè)計(jì)套件包含快速快取存儲(chǔ)器(cache memory)實(shí)體以及經(jīng)效能校正之觸發(fā)器(flip-flop)，可提升DesignWare雙重套裝組合的速度達(dá)10%。為了減少動(dòng)態(tài)功耗、漏電功耗以及晶格面積(die area)，新的套件提供面積優(yōu)化、多位元之觸發(fā)器和超高密度雙埠SRAM，能縮小面積及功耗達(dá)25%，同時(shí)維持處理器的效能。

此外，新思科技也提供優(yōu)化設(shè)計(jì)流程腳本(scripts)以及專業(yè)核心優(yōu)化咨詢(包括FastOpt實(shí)作服務(wù))，協(xié)助設(shè)計(jì)團(tuán)隊(duì)在最短時(shí)程內(nèi)達(dá)成處理器及SoC的設(shè)計(jì)目標(biāo)。

Imagination Technologies公司副總裁MarkDunn則補(bǔ)充說(shuō)明：“凡使用我們公司IP的設(shè)計(jì)人員，不論是PowerVR繪圖、視頻，或是MIPS處理器、Ensigma通訊處理器等，都能因使用新思科技HPC設(shè)計(jì)套件而受惠，而這主要?dú)w功于雙方長(zhǎng)期的合作關(guān)系，以及新思科技為我們的客戶所提供的服務(wù)。通過(guò)與新思科技的策略合作，我們將提供務(wù)實(shí)的解決方案，協(xié)助客戶利用我們的IP，在最短的時(shí)間內(nèi)完成最佳功效、功耗及面積的設(shè)計(jì)。”

新思科技IP及System行銷副總裁John Koeter表示：“負(fù)責(zé)處理器核心實(shí)作的設(shè)計(jì)人員必須在速度、功耗及面積之中做取舍，以設(shè)法達(dá)成應(yīng)用成品的最佳化。至于如何達(dá)成設(shè)計(jì)最佳化，實(shí)體IP扮演重要的角色。我們與各類處理器核心實(shí)作的客戶及IP伙伴密切合作，以便了解達(dá)成最佳設(shè)計(jì)成效的方法，而這些合作的成果都反映在新的DesignWare HPC設(shè)計(jì)套件上。透過(guò)這些套裝工具，設(shè)計(jì)人員可利用所需的特殊元件及存儲(chǔ)器，讓CPU、GPU及DSP核心實(shí)現(xiàn)速度、功耗及面積的最佳化。”

上市時(shí)間

針對(duì)主流28nm工藝的DesignWareHPC設(shè)計(jì)套件將于2013年7月上市。