摩爾定律是由英特爾(Intel)創(chuàng)始人之一戈登·摩爾(Gordon Moore)提出來的。其內(nèi)容為：當(dāng)價格不變時，集成電路上可容納的元器件的數(shù)目，約每隔18-24個月便會增加一倍，性能也將提升一倍。換言之，每一美元所能買到的電腦性能，將每隔18-24個月翻一倍以上。這一定律揭示了信息技術(shù)進步的速度。

1965年，英特爾聯(lián)合創(chuàng)始人戈登·摩爾觀察到，集成電路的組件數(shù)量每12個月增加一倍左右。此外，每個價格最低的芯片的晶體管數(shù)量每12個月翻一番。在1965年，這意味著50個晶體管的芯片成本最低;而摩爾當(dāng)時預(yù)測，到1970年，將上升到每個芯片1000個元件，每個晶體管的價格將下降90%。

隨著更多的數(shù)據(jù)和一些簡化，這項觀察結(jié)果演變成了“摩爾定律”：每個芯片的晶體管數(shù)量每12個月增加一倍。

戈登·摩爾的觀察不是由任何特定的研究或工程需要驅(qū)動的，只是對事實的如實反映。硅芯片行業(yè)注意到了這一點，并開始對其加以利用，不僅僅是將其作為一種描述性的、預(yù)測性的觀察，而是作為一種約定俗成的定律：一個整個行業(yè)都應(yīng)該達(dá)到的目標(biāo)。

一切并非偶然。建造一個硅芯片是一個復(fù)雜的過程，需要用到來自許多不同公司的機件、軟件和原材料。為了確保所有不同的部分都能協(xié)同兼容并遵從摩爾定律，計算機行業(yè)繪制了路線圖，展示了為遵從摩爾定律所需要的科技和轉(zhuǎn)型。麾下囊括了英特爾、AMD、臺積電、Global Foundries和IBM的半導(dǎo)體行業(yè)協(xié)會(SIA)自1992年起開始發(fā)布路線圖。1998年SIA與世界各地的類似組織共同合作制定了國際半導(dǎo)體技術(shù)發(fā)展路線圖(ITRS)。最近的路線圖發(fā)表于2013年。

摩爾定律的原始公式的問題很早就顯現(xiàn)出來了。1975年，因為有了更多的經(jīng)驗數(shù)據(jù)，戈登·摩爾自己將定律進行了更新，將時間增加了一倍，從最初的12個月變成了24個月。30年來，簡單的幾何縮小，即使芯片上的每一處都縮小，保證了芯片穩(wěn)定持續(xù)的縮小，與摩爾的預(yù)測相吻合。

21世紀(jì)初，這一幾何縮小趨勢已明顯式微。但人們設(shè)計出各種技術(shù)手段來跟上摩爾定律曲線的步伐。90納米工藝中用到了應(yīng)變硅;45納米工藝用到了新材料來提高硅上的每個晶體管的電容。而22納米則使用了三柵極晶體管來保持持續(xù)的縮小。

然而，縱使這些新技術(shù)拼死抵抗，將芯片模式轉(zhuǎn)化為硅晶圓的光刻技術(shù)仍一直遭受著相當(dāng)大的壓力：目前，193納米波長的光被用來制造僅14納米的芯片。過大的光波波長并非不可逾越的困難，但會增加制造過程的復(fù)雜性和成本。業(yè)界一直希望13.5納米的極端紫外線(EUV)，在13.5nm波長可以解決這一難題，但事實證明生產(chǎn)EUV科技產(chǎn)品從技術(shù)上來說困難重重。

即使有了EUV，也并不確定還能縮小多少;2納米時，晶體管的長度將只有10個原子那么大，這么小的晶體管將很難穩(wěn)定地工作。即使這些問題都得到了解決，電力使用和損耗困境也將浮出水面：晶體管越來越緊湊，消耗的能量也越來越大。

如應(yīng)變硅和三柵晶體管這樣的新科技用了十多年才得以投入生產(chǎn)，而長久以來EUV仍然停留在被討論的階段。成本因素也是一項重要考量。摩爾定律有個死對頭，名為洛克定律，意為芯片制造的成本每4年便會翻倍。技術(shù)或可進一步增加集成到一個芯片上的晶體管數(shù)量，但制造這些芯片的設(shè)備也會貴上天。

近來，以上這些因素給芯片制造商帶來了大麻煩。英特爾原計劃在2016年將現(xiàn)有的14納米的Skylakes處理器替換為10納米的Cannonlake處理器，但在2015年就改變了計劃，于2016年推出了仍然是14納米的KabyLake處理器。而Cannonlake在2017年下半年才能推出。

這些額外的晶體管變得越來越難以使用。在80和90年代，額外晶體管的價值是顯而易見的：奔騰比486快得多，奔騰II比奔騰快得多，諸如此類。拜更好的處理器和更高的CPU內(nèi)核工作時鐘頻率所賜，現(xiàn)有的工作負(fù)載僅從處理器升級便可獲得本質(zhì)性的加速。而這些簡單的改進自21世紀(jì)初始便停止了。受熱量的所限，時鐘速度基本上保持不變，每個處理器核心的性能只得到了很少的提升。相反，我們看到的是單個芯片中的多個處理器核心。這增加了處理器的整體理論性能，但實際上很難將這種改進應(yīng)用在軟件中。

這些困難意味著由摩爾定律驅(qū)動的路線圖現(xiàn)在已經(jīng)走到了終點。2014年，ITRS決定下一個路線圖將不再受制于摩爾定律。

新路線圖將方法描述為“不止于摩爾定律”，而不再將重點放在芯片的制造技術(shù)上。例如，智能手機和物聯(lián)網(wǎng)的發(fā)展，使得各種各樣的傳感器和低功耗處理器成了芯片廠商高度重視的目標(biāo)。這些設(shè)備所使用的高度集成的芯片意味著不僅要制造有邏輯能力和緩存的處理器，還要包括RAM、功率調(diào)節(jié)系統(tǒng)、GPS元件、手機和Wi-Fi收音機，甚至還有如陀螺儀和加速度計這樣的微機電元件。

在傳統(tǒng)上，這些不同類型的組件要通過不同的制造過程來處理它們的不同需求，而新的路線圖則概述了將它們組合在一起的計劃。集成不同的制造工藝和處理不同的材料需要新的工藝和支持技術(shù)。對于為這些新市場推出芯片的制造商來說，應(yīng)對這些問題可謂比煞費苦心將芯片上的晶體管數(shù)量翻倍更重要。

此外，超越了硅CMOS工藝的新技術(shù)也將得到重視。英特爾已經(jīng)宣布，將在7納米時放棄硅。銻化銦(InSb)和砷化鎵銦(InGaAs)有望成為新寵，并提供比硅更高的速度和低得多的功率。納米管和石墨烯形式的碳將繼續(xù)被研究且前景光明。

雖然已不再是第一考量，對尺寸縮小的研究也并沒有完全被放棄。大約在2020年，超越三柵極晶體管的“全柵”晶體管和納米線將問世。21世紀(jì)20年代中期將出現(xiàn)單片型3D堆疊技術(shù)，即在一塊硅片上集成多層元件。

至于未來，大規(guī)模的縮小體積也并非全然不可能。使用替代材料、不同的量子效應(yīng)，甚至更為奇特的技術(shù)如超導(dǎo)材料，都可以在未來的幾十年中輕輕松松讓芯片體積再縮小，甚至是過去十五年中更復(fù)雜的縮放。足夠大的提升甚至可以重振市場對處理器的需求，這些處理器將僅僅是速度更快，而非更小或更低的功率。

但現(xiàn)在，打破定律將成為新常態(tài)。作為預(yù)言或準(zhǔn)則的摩爾定律，已經(jīng)走到了終點。