HSIC介面在硬體接線式晶片互連應(yīng)用上的效能遠勝于USB，因此愈來愈受歡迎。該雙訊號源同步介面提供媲美USB的480Mbit/s高速資料傳輸能力;負責(zé)傳輸資料的主機驅(qū)動器與傳統(tǒng)USB拓撲完全兼容。

高速晶片互連(HSIC)標準本身并不支援USB全速和低速模式，但只要使用HSIC集線器就能提供相關(guān)高速及低速支援。

HSIC與USB介面的差異只在于實體層，其主要功能包括源同步串行資料傳輸，而且不含線性調(diào)頻(Chirp)訊號協(xié)定。此外，該介面是處在永遠的連線狀態(tài)下，因此就不需要熱插拔功能。

HSIC具有1.2V訊號位準，適合標準LV CMOS位準的低功率應(yīng)用。最高線路長度為10公分。藉由HSIC在主機與裝置端之間傳送資料的協(xié)定與USB相同，詳見圖1。

整體而言，HSIC與USB的主要差別在于，前者透過單一資料線傳送所有資訊，而栓鎖脈沖訊號會通知何時進行接收訊號取樣。另外，HSIC還利用雙倍資料傳輸速率傳遞訊號，以便在栓鎖脈沖訊號的上升緣及下降緣進行資料取樣;栓鎖脈沖訊號在240MHz的頻率作動，可提供480Mbit/s的總資料傳輸速率。

尺寸小/成本低　HSIC采全數(shù)位標準

如上文所述，HSIC效能遠勝于USB。由于HSIC為全數(shù)位標準，毋須采用類比前端驅(qū)動，這就能縮減晶片尺寸且節(jié)省成本;此外，簡化連接協(xié)定僅需要較少的數(shù)位邏輯，使晶片尺寸也隨之縮少。

HSIC標準不會自然而然降低功耗，但因為少了類比前端驅(qū)動，故能采用較低功耗的設(shè)計，特別是類比電路不必為縮減制程和特征尺寸而與數(shù)位電路成一比一的比率。

當HSIC處于暫停狀態(tài)時可達到超低功率，這是由于栓鎖脈沖線或資料線上不會消耗電流。相比之下，USB標準處于暫停狀態(tài)時會透過1.5kΩ的上拉電阻器，在D+訊號下消耗最小200μA的電流。

由于HSIC與USB的差異只在于實體層，因此從USB轉(zhuǎn)移至HSIC的過程與轉(zhuǎn)換至一個全新標準并不相同。事實上，現(xiàn)有的USB軟體堆疊及協(xié)定的基本知識可快速轉(zhuǎn)移到HSIC。

當使用USB標準時，每個資料封包都會采用同步模式，使接收器時脈能與輸入資料的相位同步。D+/D-的差分訊號繼而根據(jù)該同步模式被取樣。HSIC利用獨立的栓鎖脈沖線去通知接收器何時進行輸入資料取樣，而HSIC資料訊號會在栓索脈沖訊號的上升緣及下降緣被取樣。

不論任何原因，若栓鎖脈沖訊號及資料訊號發(fā)生傾斜時，取樣資料就會被破壞。HSIC電氣規(guī)格界定最大容許傾斜時間為15ps。

為確保傾斜情況不會造成問題，HSIC線路必須愈短愈好，不能長于十公分。資料線路及栓鎖脈沖線路的長度須相同，且按50Ω單端阻抗路線發(fā)送資料。

為方便說明市場可接受的傾斜度，圖2顯示出測試封包起初從主機傳送到裝置端的情況，當中使用兩條相同長度的HSIC線路。至于圖3則顯示出從相同主機傳送同樣的封包到裝置端，當中的栓鎖脈沖線路比資料線路長十公分，而其傾斜值只有0.5ns。雖然這是一個極端的例子，但結(jié)果反映出，即使只是輕微的線路長度的不匹配也有可能違反HSIC規(guī)格。

HSIC的單端特性以及與USB在訊號中斷上的差別，使探測HSIC線路時出現(xiàn)困難。只要在傳送器或接收器放置一個連接到示波器的差動式探測器，就可輕易監(jiān)測標準的USB訊號并將其解碼。HSIC訊號則比較敏感，因此在探測這些訊號時應(yīng)將傳輸線理論一并考慮在內(nèi)。

理想做法，是在被觀察的訊號源須在對方一側(cè)進行探測;至于觀察來自主機的訊號，就應(yīng)在裝置端放置探測器。

假如在裝置端那方探測來自裝置端的訊號時，就會導(dǎo)致訊號變形。這有可能是因訊號反射到自身而產(chǎn)生干擾所致。線路中間部分也可進行探測，惟結(jié)果不如在一側(cè)進行探測般明確。最理想的做法是同時在兩個終端進行探測。串聯(lián)協(xié)定分析儀或能在兩個方向進行準確的訊號取樣，但十公分的線路長度限制使這個做法變得不切實際。

HSIC介面旨在使主機或周邊裝置不論在各種排序下亦能啟動。為保證連接準確無誤，主機、集線器及周邊裝置必須確保栓鎖脈沖線或資料線不會產(chǎn)生不確定值，一般稱為三態(tài)。

圖4為示波器擷取的HSIC連接序列，該序列沒有速度限制，所以比USB連接序列簡單得多。HSIC的連接序列可由簡單的狀態(tài)機處理，有助于降低設(shè)計對晶片尺寸的要求。

當使用標準USB時，主機可藉由監(jiān)測DP/DM訊號電壓的大小，確定下游埠是否已經(jīng)被中斷連接。若電壓超過切斷電壓臨限，主機可得出裝置端已中斷連接。由于HSIC是為永不斷線的硬體接線式應(yīng)用而設(shè)，因此并不支援斷線協(xié)定?？墒牵掠窝b置端仍有可能出現(xiàn)疑似的斷線情況，故必須確保主機不會永久與裝置端失去連接。

當不使用匯流排時，主機往往處于閑置狀態(tài)，加上訊號的閑置狀態(tài)與暫停狀態(tài)相同，因而有可能出現(xiàn)疑似的連接中斷或關(guān)斷情況。主機無法得知下游裝置端是否，又或何時關(guān)掉或中斷連接。

由于暫停訊號與閑置訊號相同，使下游裝置端有可能認為自己處于暫停狀態(tài)，而上游主機就會以為沒有下游裝置端，繼而無限期等候連接訊號。若上游主機終止埠口運作，而裝置端認為本身處于暫停狀態(tài)，類似的關(guān)斷情況也會出現(xiàn)。

這種情況不會在從不循環(huán)功率或軟重置的主機與裝置端之間發(fā)生，否則必須在連結(jié)時或軟體堆疊層，以應(yīng)用特定的方式處理。工程師可以防止該情況發(fā)生為首要目標，進行軟體堆疊燒錄或設(shè)計連結(jié)。

另一方法，是系統(tǒng)單晶片(SoC)藉著重設(shè)HSIC集線器去中斷連接，然后處理下游裝置端，該裝置端就會產(chǎn)生恢復(fù)操作序列，并重新建立連接。

只要相關(guān)的連接準確無誤，而正確的中斷連接步驟亦獲得跟從，HSIC標準的效能在硬體接線式應(yīng)用上就會勝過USB。這些步驟在排解HSIC連接疑難時尤為重要。