當(dāng)前商用晶體管柵極大小在 10nm 左右，但是 IBM 早已開始了 7nm、甚至 5nm 工藝的研究。不過為了制造 5nm 芯片，IBM 也拋棄了標(biāo)準(zhǔn)的 FinFET 架構(gòu)，取而代之的是四層堆疊納米材料。于是在指甲蓋大小的芯片面積里，即可塞下大約 300 億個(gè)晶體管，且能耗與效率都得到了保證。自 1970 年代以來(lái)，芯片行業(yè)在摩爾定律的加持下發(fā)展了幾十年(每隔兩年、芯片晶體管數(shù)翻一番)，但近年來(lái)遇到了一些瓶頸。

在紐約生產(chǎn)設(shè)施內(nèi)測(cè)試的 5nm 芯片晶圓

在消費(fèi)電子領(lǐng)域，14nm 芯片仍屬于比較先進(jìn)的標(biāo)準(zhǔn)，不過英特爾和三星的 10nm 工藝也已經(jīng)向高端市場(chǎng)殺進(jìn)。

研發(fā)方面，各公司也沒有停下腳步，比如早在 2015 年，IBM 就攜手 Global Foundries 和三星試產(chǎn)了一款 7nm 芯片。

該原型在指甲蓋大小的面積里，塞進(jìn)去了大約 200 億個(gè)晶體管。得益于新工藝和新材料，其有望在 2019 年投入商用。

IBM 研究院 5nm 晶體管掃描圖，其由堆疊硅納米材料制成。

不過現(xiàn)在，IBM 公布了他們的下一步計(jì)劃，將單個(gè)柵極的直徑進(jìn)一步縮減到 5nm，在同等面積下可擠下額外的 100 億晶體管。盡管當(dāng)前制造技術(shù)有潛力縮減至 5nm，但研究團(tuán)隊(duì)還是選擇開發(fā)一種全新的架構(gòu)。

自 2011 年以來(lái)，半導(dǎo)體行業(yè)采用 FinFET(鰭式場(chǎng)效應(yīng)晶體管)工藝已有多年。恰如其名，它的樣子有點(diǎn)像魚鰭，三個(gè)載流通道被一個(gè)絕緣層所包圍，但是這項(xiàng)技術(shù)也已接近可以縮小到的工藝極限。

研究員 Nicolas Loubet 手持一片新型 5nm 芯片晶圓

IBM 團(tuán)隊(duì)表示，繼續(xù)縮減 FinFET，并不會(huì)對(duì)性能提升有太大的幫助。有鑒于此，他們?cè)?5nm 芯片上采用了堆疊式硅納米層，一次可向四個(gè)柵極發(fā)送信號(hào)(而不像 FinFET 那樣一次只能向三個(gè)柵極發(fā)射)。

借助極紫外線光刻技術(shù)，他們可以在晶圓上繪制出更小的細(xì)節(jié)。與當(dāng)前技術(shù)相比，它不僅光波能量高出許多，還支持在制造過程中持續(xù)調(diào)節(jié)芯片的功耗和性能。

與當(dāng)前 10nm 芯片相比，5nm 原型芯片在額定功率下的性能可提升 40%，或在匹配性能下降低高達(dá) 75% 的能耗。

未來(lái)我們有望見到更多更小、更強(qiáng)大、更有效率的電子設(shè)備，不過當(dāng)前 10nm 也才商用不久，7nm 要等到 2019，5nm 也還得再多等上幾年。