引言

　　集成了 FPGA 架構、硬核 CPU 子系統(tǒng)以及其他硬核 IP 的半導體器件 SoC FPGA 已經發(fā)展到了一個“關鍵點”，它在今后十年中會得到廣泛應用，為系統(tǒng)設計人員提供更多的選擇。對于在 FPGA 上開發(fā)的系統(tǒng)，這些 SoC FPGA 完善了十多年以來的軟核 CPU 以及其他軟核 IP。各種技術、商業(yè)和市場因素相結合推動了這一關鍵點的出現，Altera、Cypress ®半導體、Intel ®和 Xilinx ®公司等供應商都發(fā)布或者開始發(fā)售 SoC FPGA 器件。

　　這一關鍵點的主要推動因素包括：

　　過渡到并行和多核處理，以提高功效。

　　FPGA成為前沿的新半導體工藝技術

　　嵌入式系統(tǒng)中越來越多的使用了FPGA

　　摩爾定律的經濟現實

　　CPU在體系結構上的增強

　　隨著SoC FPGA時代的來臨，系統(tǒng)設計人員在選擇這些器件時需要考慮以下關鍵策略問題：

　　哪些器件會經歷“平臺效應”，使得供應商、輔助支撐系統(tǒng)以及用戶之間出現 “自我增強循環(huán)”?

　　哪些器件能夠在多種選擇中支持IP重用?

　　哪些FPGA技術能夠最大限度的降低成本，提高性能 ?

　　SoC FPGA 的關鍵點

　　業(yè)界集成FPGA和CPU系統(tǒng)在第一個十年發(fā)展中既有成功也有失敗。最初的SoC FPGA在商業(yè)上并不是很成功 (2)，而 FPGA 中的軟核 CPU 得到了廣泛應用 (3)，這表明市場對FPGA和CPU技術集成有基本的需求。各種新的因素改變了業(yè)界環(huán)境，導致關鍵點的出現，SoC FPGA將在市場上獲得非常廣泛的應用。

　　推動業(yè)界這一關鍵點出現的關鍵因素包括：

　　計算功效

　　FPGA 過渡到前沿工藝技術

　　FPGA 在嵌入式系統(tǒng)中的應用

　　摩爾定律的經濟現實

　　CPU 在體系結構上的增強

　　計算功效

　　計算的發(fā)展趨勢是并行處理，近期集中在處理器從高成本的單核處理發(fā)展到多核實現上 (4)。在提高計算性能的同時降低功耗，這促使人們采用 FPGA邏輯作為CPU的硬件加速器。(5)

　　一個 SoC FPGA 系統(tǒng)提高了功效，實現了靈活的軟件劃分。SoC FPGA 支持數百路數據信號連接不同的功能區(qū)，實現每秒100-gigabits (Gbps) 帶寬，甚至更大的帶寬，其延時在納秒級，性能和延時比分立器件要高幾個數量級。而且，單個集成平臺支持存儲器控制器的共享，寬帶存儲器可以訪問硬件加速器。

　　性能的提高以及存儲器訪問功能支持采用 FPGA來實現功能更強的加速器，以滿足各種各樣的計算要求。由于硬件加速器在功效上要比 CPU 高 1，000 多倍，因此，與簡單的多核并行方法相比，采用 SoC FPGA 進行設計是實現高功效計算較好的方法。

　　FPGA過渡到前沿工藝技術

　　在 2000 年，最新的 FPGA 采用了 130-nm 工藝技術進行開發(fā)，而目前的 CPU 采用的是90-nm 工藝技術。由于有更高級的 CPU，因此，第一代 SoC FPGA 的推出有些滯后。然而，當今的前沿FPGA采用28-nm工藝技術，相對而言只有很少的商用 CPU或者ASSP使用了這一工藝技術，當然在今后有可能使用該技術。FPGA在工藝技術上的優(yōu)勢明顯增強了這些集成器件的市場潛力，供應商也傾向于在這方面加大投入，這是因為設計人員不需要在 CPU性能上作出犧牲，如圖1 所示。

　　圖 1.FPGA 過渡到前沿工藝技術[!--empirenews.page--]FPGA在嵌入式系統(tǒng)中的應用

　　在2000年，對于大部分嵌入式系統(tǒng)應用，FPGA還是相對比較昂貴的器件，結果，與相應的 CPLD 或者 PAL 相比，其應用相對較少。然而，在過去十年中，基于 SRAM 的 FPGA在降低成本上超越了 CMOS，由此，EE Times年度嵌入式調查表明，接近50%的嵌入式系統(tǒng)采用了FPGA。(6) SoC FPGA 最顯著的優(yōu)勢是成本比分立器件低很多，芯片供應商有很大的市場機會來獲得投資回報。

　　摩爾定律的經濟現實

　　摩爾定律顯得越來越 “昂貴”。開發(fā)高級 CMOS半導體的制造設施成本大約在60億到10億美元 (7)。 由于需要 4千萬美元的成本來開發(fā)新半導體器件 (8)，因此，在典型的利潤模型中，半導體器件應能夠獲得1億美元的毛利潤，20%的收益要花在研發(fā)上。典型的毛利潤是 50%時 (9) ，企業(yè)至少要占據2億美元的市場份額。除了消費類電子、移動電話和PC之外，很少有能夠達到這一規(guī)模的應用市場，因此，單一目的或者固定功能的器件很難獲得投資回報。在今后的工藝技術中，高級半導體的成本會越來越高，這一成本結構使得開發(fā)固定功能半導體器件很難獲得較好的經濟回報，這表明在可編程邏輯技術上的投入會越來越多，而專用 ASSP和CPU等固定功能器件的投入會越來越少。SoC FPGA有潛力應用于很多市場領域，將會獲得更多的投入。

　　CPU在體系結構上的增強

　　嵌入式處理這一術語涵蓋了多種應用，從對成本非常敏感的4位處理器到非常復雜的多核64位處理器。相似的，這種廣泛的應用一直支持各種類型的處理器、操作系統(tǒng)和軟件供應商。與2000年相比，這種廣泛性在2011年表現出很大的不同。對于其規(guī)模和多樣性而言，嵌入式市場總體上向速度更快、功能更強的處理器發(fā)展;例如，16位微控制器逐漸被32位CPU替代。同時，四種應用最廣泛的體系結構進一步增強了對32位 CPU 系列的支持，這些體系結構包括：ARM ®、MIPS ®、PowerPC ™和 x86。之所以對其進行增強，主要是因為軟件特性和功能重用 (10)。結果，采用了這些 CPU體系結構之一的SoC FPGA能夠占據更大的市場，因此，供應商更愿意在這類半導體上加大投入。

　　平臺效應

　　生產商、用戶和輔助支撐系統(tǒng)在產品上彼此之間會有影響時，就會出現網絡效應 (11)，或者稱為平臺效應。平臺效應的基本原理是某一種產品或者標準的應用越多，它在用戶基礎和輔助支撐系統(tǒng)中的價值就越高。結果，用戶基礎和輔助支撐系統(tǒng)就會在這種技術上加大投入，從而吸引更多的應用，產生一種自我增強的良性循環(huán)。熟悉的例子包括PC (12)、視頻記錄格式 (13) 和社交網站等。

　　一般而言，有可能產生自我增強循環(huán)的產品將會在這種循環(huán)中不斷發(fā)展，這是因為參與到新產品中的所有成員都會獲得較高的 ROI。平臺一旦開始啟動后，它會吸引更多的投入，活躍的市場很快就會轉向這一標準。

　　SoC FPGA 極有可能看到這種平臺效應。隨著 SoC FPGA 的不斷發(fā)展，用戶將非常愿意重新使用他們在多種系統(tǒng)中使用過的 FPGA IP 和設計軟件。例如，CPU 輔助支撐系統(tǒng)中的成員愿意盡可能少的去學習 FPGA開發(fā)工具，而 CPU供應商則希望減少 FPGA開發(fā)工具的數量。結果，支持多家供應商和 CPU體系結構的SoC FPGA平臺很有可能觸發(fā)這種平臺效應，幫助這些用戶和輔助支撐系統(tǒng)成員獲得很大的優(yōu)勢。

　　Altera 的方法

　　Altera在嵌入式系統(tǒng)上進行了多年的創(chuàng)新投入后，已經啟動了“嵌入式計劃”，目的是建立一個基于一種 FPGA設計流程方法的多家供應商、多 CPU 體系結構 SoC FPGA 平臺。FPGA設計流程方法可以用作多種 SoC FPGA的基礎，以及使用軟核CPU和其他軟核IP 的 SoC 解決方案?？梢詮?Altera 獲得 ARM ( 硬核 )、MIPS ( 軟核)和Nios® II (軟核 ) CPU，而 Atom E6X5C 可配置處理器由 Intel 提供。這種集成方法在一種 FPGA 體系結構和設計流程中統(tǒng)一了三種主要的CPU體系結構以及最流行的基于FPGA的軟核CPU。

　　推動創(chuàng)新

　　FPGA設計流程集成方法旨在激勵輔助支撐系統(tǒng)從主要處理器體系結構轉向投入單一FPGA平臺和工具流程，從而帶來豐富的工具、應用軟件、操作系統(tǒng)軟件和專業(yè)知識支持。隨著數百家全球輔助支撐系統(tǒng)成員在 CPU體系結構上的投入，這一FPGA平臺及其越來越多的工具、軟件和IP應用越來越廣泛，對系統(tǒng)設計人員越來越重要，表明其價值定位將促進應用，從而推動了良性平臺循環(huán)。

　　提供功能強大的工具和 IP

　　這一多供應商平臺的關鍵組成是對 FPGA 邏輯進行編程的 Quartus ® II 軟件流程。除了這些優(yōu)點 (14)，Quartus II 軟件還包括 Qsys 系統(tǒng)集成工具，它采用了 Altera 的第二代交換架構技術，用于加速軟核 IP 的開發(fā)、重用和集成?；?GUI 的 Quartus II 軟件有免費的網絡版和擁有完全許可的版本，其設計流程包括系統(tǒng)設計和時序收斂方法、在系統(tǒng)驗證以及第三方EDA工具支持，滿足了效能和性能需求。

　　除了 Altera 傳統(tǒng)的 Avalon ®存儲器映射 (Avalon-MM) 接口和數據通路總線接口規(guī)范，Qsys還支持ARM AXI ™標準，可以采用自動的 “混合匹配”方法來集成基于Avalon的IP和基于AXI的 IP。Qsys支持您利用直觀快速的設計經驗，在通用平臺上方便的進行設計重用和在系統(tǒng)驗證，實現基于 ARM 和 Intel 的 SoC FPGA，以及 MIPS 和 Nios II 軟核 CPU SoC 實現。

　　定制 28-nm 系列器件

　　Altera 的 28-nm FPGA 系列器件是業(yè)界最全面的器件，針對用戶的各種設計需求進行定制 (15)。Altera為各種最終應用需求提供非常優(yōu)異的FPGA體系結構和工藝技術——性能最好的高密度 Stratix ® V 器件，成本最優(yōu)的大批量 Cyclone ® V 器件，以及在性能和成本上達到均衡的中端 Arria ® V 器件。全系列 SoC FPGA 受益于這種定制方法。

　　Altera 最新的 SoC FPGA 將含有基于 ARM Cortex-A9MP 內核的高級處理器模塊，如圖2所示：

　　圖 2.Altera SoC FPGA 體系結構

　　Altera SoC FPGA 體系結構在 ARM-Cortex A9 子系統(tǒng)中將含有多種硬核 IP，以及高性能多端口存儲器控制器，以提高存儲器帶寬。FPGA和 CPU子系統(tǒng)之間的寬帶低延時互聯(lián)將支持高性能應用和高效的FPGA硬件加速。高級內部交換架構將支持高效的數據吞吐量，以及高效能在系統(tǒng)觀察和調試。Qsys、Quartus II 軟件以及 ARM 聯(lián)絡社區(qū)軟件工具相結合后，這一器件將是一種性價比非常高的系統(tǒng)設計選擇，它利用標準工具流程提高了效能，支持新開發(fā)和驗證。

　　結論

　　SoC FPGA時代已經來臨。在關鍵經濟、技術和市場因素的推動下，這些器件達到了關鍵點，很多供應商已經發(fā)布了這些器件，或者開始發(fā)售。執(zhí)行管理人員和系統(tǒng)規(guī)劃人員在評估系統(tǒng)解決方案時應認真考慮平臺效應、IP重用以及 FPGA工藝技術優(yōu)勢。

　　Altera 與主要的 CPU 供應商 ARM、Intel 和 MIPS 合作，為 SoC FPGA 器件和軟核 CPU 解決方案提供公共FPGA平臺。這種合作關系能夠實現業(yè)界應用最廣泛的CPU體系結構及其輔助支撐系統(tǒng)，繼承相同的高級 FPGA設計流程，從而在這一平臺上增強了IP重用，提高了靈活性。這種集成方法實現了平臺效應，促進了這一平臺以及支持CPU及其輔助支撐系統(tǒng)的增長和發(fā)展。