1.電阻電容的封裝形式如何選擇，有沒(méi)有什么原則?比如,同樣是104的電容有0603、0805的封裝，同樣是10uF電容有3216，0805,3528等封裝形式，選擇哪種封裝形式比較合適呢?

我看到的電路里常用電阻電容封裝：

電容：

0.01uF可能的封裝有0603、0805

10uF的封裝有3216、3528、0805

100uF的有7343

320pF封裝：0603或0805

電阻：

4.7K、10k、330、33既有0603又有0805封裝。

請(qǐng)問(wèn)怎么選擇這些封裝?

答：

貼片的封裝主要有：0201 1/20W 0402 1/16W 0603 1/10W 0805 1/8W 1206 1/4W

電容電阻外形尺寸與封裝的對(duì)應(yīng)關(guān)系是: 0402=1.0x0.5 0603=1.6x0.8 0805=2.0x1.2 1206=3.2x1.6 1210=3.2x2.5 1812=4.5x3.2 2225=5.6x6.5

電容本身的大小與封裝形式無(wú)關(guān)，封裝與標(biāo)稱(chēng)功率有關(guān)。它的長(zhǎng)和寬一般是用毫米表示的。但是型號(hào)是采用的英寸的表示方法。

選擇合適的封裝第一要看你的PCB空間，是不是可以放下這個(gè)器件。一般來(lái)說(shuō)，封裝大的器件會(huì)比較便宜，小封裝的器件因?yàn)榧庸みM(jìn)度要高一點(diǎn)，有可能會(huì)貴一點(diǎn)，然后封裝大的電容耐壓值會(huì)比封裝小的同容量電容耐壓值高，這些都是要根據(jù)你實(shí)際的需要來(lái)選擇的，另外，小封裝的元器件對(duì)貼裝要求會(huì)高一點(diǎn)，比如 SMT機(jī)器的精度。如手機(jī)里面的電路板，因?yàn)榭臻g有限，工作電壓低，就可以選用0402的電阻和電容，而大容量的鉭電容就多為3216等等大的封裝

2.有時(shí)候兩個(gè)芯片的引腳(如芯片A的引腳1,芯片B的引腳2)可以直接相連，有時(shí)候引腳之間(如A-1和B-2)之間卻要加上一片電阻，如22歐，請(qǐng)問(wèn)這是為什么?這個(gè)電阻有什么作用?電阻阻值如何選擇?

答： 這個(gè)電阻一般是串電阻，拿來(lái)做阻抗匹配的，當(dāng)然也可以做降壓用，用于3.3V I/O 連接2.5V I/O類(lèi)似的應(yīng)用上面。阻值的選擇要認(rèn)真看Datasheet，來(lái)計(jì)算

3.藕合電容如何布置?有什么原則?是不是每個(gè)電源引腳布置一片0.1uf?有時(shí)候看到0.1uf和10uf聯(lián)合起來(lái)使用，為什么?

答：電容靠近電源腳。

補(bǔ)充一點(diǎn)看法：

在兩個(gè)芯片的引腳之間串連一個(gè)電阻，一般都是在高速數(shù)字電路中，為了避免信號(hào)產(chǎn)生振鈴(即信號(hào)的上升或下降沿附近的跳動(dòng))。原理是該電阻消耗了振鈴功率，也可以認(rèn)為它降低了傳輸線路的Q值。

通常在數(shù)字電路設(shè)計(jì)中要真正做到阻抗匹配是比較困難的，原因有二：1、實(shí)際的印制板上連線的阻抗受到面積等設(shè)計(jì)方面的限制;2、數(shù)字電路的輸入阻抗和輸出阻抗不象模擬電路那樣基本固定，而是一個(gè)非線性的東西。

實(shí)際設(shè)計(jì)時(shí)，我們常用22到33歐姆的電阻，實(shí)踐證明，在此范圍內(nèi)的電阻能夠較好地抑制振鈴。但是事物總是兩面的，該電阻在抑制振鈴的同時(shí)，也使得信號(hào)延時(shí)增加，所以通常只用在頻率幾兆到幾十兆赫茲的場(chǎng)合。頻率過(guò)低無(wú)此必要，而頻率過(guò)高則此法的延時(shí)會(huì)嚴(yán)重影響信號(hào)傳輸。另外，該電阻也往往只用在對(duì)信號(hào)完整性要求比較高的信號(hào)線上，例如讀寫(xiě)線等，而對(duì)于一般的地址線和數(shù)據(jù)線，由于芯片設(shè)計(jì)總有一個(gè)穩(wěn)定時(shí)間和保持時(shí)間，所以即使有點(diǎn)振鈴，只要真正發(fā)生讀寫(xiě)的時(shí)刻已經(jīng)在振鈴以后，就無(wú)甚大影響。

前面已經(jīng)補(bǔ)充了一點(diǎn)，再補(bǔ)充一點(diǎn)：關(guān)于接地問(wèn)題。

接地是一個(gè)極其重要的問(wèn)題，有時(shí)關(guān)系到設(shè)計(jì)的成敗。

首先要明確的是，所有的接地都不是理想的，在任何時(shí)候都具有分布電阻與分布電感，前者在信號(hào)頻率較低時(shí)起作用，后者則在信號(hào)頻率高時(shí)成為主要影響因素。由于上述分布參數(shù)的存在，信號(hào)在經(jīng)過(guò)地線的時(shí)候，會(huì)產(chǎn)生壓降以及磁場(chǎng)。若這些壓降或磁場(chǎng)(以及由該磁場(chǎng)引起的感應(yīng)電壓)耦合到其它電路的輸入，就可能會(huì)被放大(模擬電路中)或影響信號(hào)完整性(數(shù)字電路中)。所以，一般要求在設(shè)計(jì)時(shí)就考慮這些影響，有一個(gè)大致的原則如下：

1、在頻率較低的電路中(尤其是模擬電路或模數(shù)混合電路中的模擬部分)，采用單點(diǎn)接地，即各級(jí)放大器的地線(包括電源線)分別接到電源輸出端，成為星形連接，并且在這個(gè)星的節(jié)點(diǎn)上接一個(gè)大電容。這樣做的目的是避免信號(hào)在地線上的壓降耦合到其他放大器中。

2、在模擬電路中(尤其是小信號(hào)電路)要避免出現(xiàn)地線環(huán)，因?yàn)榄h(huán)狀的地線會(huì)產(chǎn)生感應(yīng)電流，此電流造成的感應(yīng)電勢(shì)是許多干擾信號(hào)的來(lái)源。

3、如果是單純的數(shù)字電路(包括模數(shù)混合電路中的數(shù)字部分)且信號(hào)頻率不高(一般不超過(guò)10兆)，可以共用一組電源與地線，但是必須注意每個(gè)芯片的退耦電容必須靠近芯片的電源與地引腳。

4、在高速的數(shù)字電路(例如幾十兆的信號(hào)頻率)中，必須采取大面積接地，即采用4層以上的印制板，其中有一個(gè)單獨(dú)的接地層。這樣做的目的是給信號(hào)提供一個(gè)最短的返回路徑。由于高速數(shù)字信號(hào)具有很高的諧波分量，所以此時(shí)地線與信號(hào)線之間構(gòu)成的回路電感成為主要影響因素，信號(hào)的實(shí)際返回路徑是緊貼在信號(hào)線下面的，這樣構(gòu)成的回路面積最小(從而電感最小)。大面積接地提供了這樣的返回路徑的可能性，而采用其他的接地方式均無(wú)法提供此返回路徑。需要注意的是，要避免由于過(guò)孔或其他器件在接地平面上造成的絕緣區(qū)將信號(hào)的返回路徑割斷(地槽)，若出現(xiàn)這種情況，情況會(huì)變得十分糟糕。

5、高頻模擬電路，也要采取大面積接地。但是由于此時(shí)的信號(hào)線要考慮阻抗匹配問(wèn)題，所以情況更復(fù)雜一些，在這里就不展開(kāi)了

擴(kuò)展閱讀：電路基礎(chǔ)TTL與CMOS集成電路