本周在奧斯汀由美國(guó)半導(dǎo)體制造技術(shù)戰(zhàn)略聯(lián)盟(Sematech)牽頭舉辦的表面制備與清潔技術(shù)大會(huì)(SPCC:Surface Preparation and Cleaning Conference)上,與會(huì)者紛紛表示EUV光刻技術(shù)的發(fā)展對(duì)EUV有關(guān)的量測(cè)技術(shù)以及掩膜清潔技術(shù)已經(jīng)提出了更高的要求，因此需要考慮采用新的技術(shù)來(lái)處理EUV掩膜坯(mask blank:即尚未刻出圖像的掩膜板坯)，以及EUV掩膜版（patterned mask：即已刻制出圖像的掩膜板）上的顆粒沾污。



除了有關(guān)技術(shù)問(wèn)題的討論之外，各廠商在投資回報(bào)率方面的擔(dān)憂也表現(xiàn)的比較明顯。目前，只有少數(shù)半導(dǎo)體廠商愿意使用EUV光刻技術(shù)，因此參加此次SPCC會(huì)議的相關(guān)廠商普遍擔(dān)憂用于開(kāi)發(fā)新型掩膜清潔技術(shù)及其裝置的資金投入恐怕會(huì)出現(xiàn)入不敷出的情況。

別的不說(shuō)，光是供研究用EUV掩膜襯底的價(jià)格就高的驚人，一位廠商代表透露：“為了進(jìn)行掩膜清潔技術(shù)的研究，單是購(gòu)買(mǎi)一片EUV掩膜板襯底的資金就有可能達(dá)到10萬(wàn)美元。所以目前我們很糾結(jié)于如何獲得足夠的資金投資?！?br>
Sematech組織的掩膜清潔技術(shù)工程師Aron Cepler表示，Sematech組織的EUV掩膜清潔技術(shù)研發(fā)小組目前獲取試驗(yàn)用掩膜坯的方法是，從包括Sematech組織成員公司在內(nèi)的各種來(lái)源處索取剩余不用的掩膜坯，不過(guò)通過(guò)如此途徑獲取的數(shù)量非常有限，而且報(bào)廢的速度也很快。

由于市面上的EUV掩膜板廠商數(shù)量相對(duì)較少，加上EUV檢測(cè)用裝備價(jià)格又十分昂貴，因此要獲取開(kāi)發(fā)有關(guān)技術(shù)所需的資金，就必須通過(guò)與半導(dǎo)體芯片廠商聯(lián)營(yíng)合作的形式來(lái)取得。Sematech組織的高管David Chan在SPCC大會(huì)上公布了由Sematech領(lǐng)導(dǎo)的EUV掩膜基建財(cái)團(tuán)(EUV Mask Infrastructure (EMI) consortium)在技術(shù)研發(fā)方面取得的一些進(jìn)展，EMI財(cái)團(tuán)成立的目的是開(kāi)發(fā)EUV掩膜板用檢測(cè)工具。目前Sematech在這方面的研究重點(diǎn)已經(jīng)轉(zhuǎn)向了與15nm半代制程以及8nm半代制程有關(guān)的研發(fā)。他表示：“我們需要使用無(wú)瑕疵的EUV掩膜板，但是如果你根本沒(méi)有辦法檢測(cè)到這些瑕疵，制程技術(shù)的開(kāi)發(fā)便無(wú)法進(jìn)行?！?br>
Sematech的目標(biāo)是開(kāi)發(fā)出一款名為AIMS的掩膜檢查用工具。Chan表示：“AIMS項(xiàng)目取得了相當(dāng)?shù)倪M(jìn)展，而有關(guān)的合作協(xié)議也已經(jīng)進(jìn)入正式簽訂的階段。如果沒(méi)有AIMS，那么要實(shí)現(xiàn)量產(chǎn)化的EUV解決方案是不可能的。而由于該項(xiàng)目的研發(fā)周期(約3年)較長(zhǎng)，因此必須優(yōu)先啟動(dòng)?！?br>
另外，EMI組織還會(huì)分別為EUV掩膜坯和EUV掩膜板開(kāi)發(fā)各自適用的檢測(cè)裝備，定于2013年啟動(dòng)的16nm節(jié)點(diǎn)制程上的EUV光刻技術(shù)中，必須使用這些掩膜板。

Chan還表示，必須馬上開(kāi)始研發(fā)尖端成像檢測(cè)技術(shù)，并稱(chēng)這方面可以采用光化學(xué)類(lèi)解決方案，也有可能采用包括電子束技術(shù)在內(nèi)的其它解決方案。

另外，Sematech還組織了另一個(gè)負(fù)責(zé)研發(fā)多射束掩膜刻寫(xiě)技術(shù)的技術(shù)合作組織，Chan表示：“有關(guān)的項(xiàng)目正在討論中且取得了不少進(jìn)展?！?br>
他還透露：”DRAM廠商希望能在2011年開(kāi)始在試生產(chǎn)中啟用EUV光刻技術(shù)?！?br>
要滿足國(guó)際半導(dǎo)體技術(shù)發(fā)展路線圖(ITRS)對(duì)EUV光刻瑕疵率提出的既定要求，EUV掩膜清潔及顆粒沾污移除裝置需要具備能將18nm尺寸的顆粒污染移除的能力。然而，現(xiàn)有的大視場(chǎng)檢測(cè)工具只能檢測(cè)出比30nm稍小尺寸的顆粒污染，為此，Sematech組織換用了視場(chǎng)較小的掃描電子顯微技術(shù)來(lái)進(jìn)行顆粒沾污的檢測(cè)。


顆粒沾污移除前后的掩膜圖像對(duì)比

Sematech組織的掩膜清潔技術(shù)工程師Aron Cepler在會(huì)上介紹了Sematech組織是如何通過(guò)調(diào)整顆粒沾污移除用電子束的劑量，來(lái)達(dá)到最佳顆粒沾污移除效率(particle removal efficiency (PRE))的方法.他透露，與顆粒的尺寸和成分相關(guān)，清潔顆粒沾污用的電子束曝光劑量存在一個(gè)臨界值，在這個(gè)臨界值以下，則無(wú)法成功移除這些顆粒沾污。

他還介紹了碳污染與SiO2/聚苯乙烯膠乳顆粒的附著性之間的關(guān)系。



他在會(huì)上表示，掩膜板上SiO2顆粒沾污的附著力可在8天的靜置期內(nèi)保持不變，而PSL顆粒沾污的附著力變化機(jī)制則有所不同。另外，會(huì)上還討論了EUV掩膜版的保護(hù)層(capping layer)分別使用2.5nm厚度的釕材質(zhì)保護(hù)層和2.5nm厚度TaNO保護(hù)層時(shí)顆粒沾污附著力的區(qū)別，研究結(jié)果顯示TaNO材質(zhì)保護(hù)層的顆粒沾污附著力更大。