目前，限制SSD普及的門檻依然是昂貴的價(jià)格和較小的容量，而各大閃存制造廠商也在為SSD的普及，積極地研制新制程技術(shù)，以期望帶來更具性價(jià)比的產(chǎn)品。顯然，英特爾和美光的合作，使兩家公司在技術(shù)和創(chuàng)新上走在了其他公司的前面。

25nm NAND芯片晶圓照片

英特爾和美光在年初宣布將投入2bit單元 25nm MLC NAND閃存制造，這項(xiàng)新技術(shù)的采用有利于SSD容量的提升以及價(jià)格的下滑。因此，能有效地促進(jìn)SSD的市場普及力度。說到英特爾和美光，我們不得不提到 IMFT(Intel-Micron Flash Technologies)公司。英特爾、美光閃存技術(shù)公司(簡稱IMFT)是英特爾(Intel)與美光(Micron)在2006年成立的合資企業(yè)，共同投資額超過20億美元。IMFT結(jié)合英特爾(Intel)與美光(Micron)兩家的資產(chǎn)、技術(shù)和行業(yè)經(jīng)驗(yàn)，專注于生產(chǎn)NAND快閃記憶體。伴隨著摩爾定律，IMFT公司大約每18個(gè)月就能將NAND閃存的密度增加一倍。2006年，他們開始采用50nm工藝生產(chǎn)NAND閃存，然后在2008年啟用了40nm工藝。這種強(qiáng)強(qiáng)合作的研發(fā)方式，催促著體積更小，價(jià)格更便宜，存儲容量更高的NAND閃存產(chǎn)品不斷問世。這和我們過去幾年，在SSD市場、 USB閃存驅(qū)動(dòng)器和移動(dòng)設(shè)備存儲市場看到的情況基本吻合，精致小巧、超大容量、超低價(jià)格的存儲產(chǎn)品不斷出現(xiàn)。當(dāng)然，技術(shù)進(jìn)步的腳步不會因此而停止。在 2010年2月1日，IMFT又向前邁出一大步，正式發(fā)布25nm NAND制造技術(shù)。自此，英特爾與美光科技公司聲稱他們擁有全球最先進(jìn)的半導(dǎo)體工藝技術(shù)。而現(xiàn)在，基于新工藝制造的產(chǎn)品已經(jīng)來到我們身邊。

8GB MLC NAND芯片—167mm2

那么，這對消費(fèi)者意味著什么?事實(shí)上，生產(chǎn)工藝提升到25nm后，大大縮小了NAND閃存芯片面積尺寸，提升存儲密度。和前代產(chǎn)品相比，其單位體積封裝的芯片數(shù)量最多可提升50%。因此，25nm工藝的NAND芯片允許使用體積更小，但密度較高，成本卻較低的設(shè)計(jì)。例如，一個(gè)之前需要32顆NAND芯片才能生產(chǎn)出的SSD固態(tài)硬盤，現(xiàn)在只要16顆NAND芯片即可。少了一半的NAND芯片開銷，將產(chǎn)品體積和生產(chǎn)成本雙雙降低。或者，可以用32顆新工藝的 NAND芯片生產(chǎn)出容量翻倍的固態(tài)硬盤?？梢灶A(yù)見，新工藝將幫助廠商們刷新固態(tài)硬盤的最大容量上限，而產(chǎn)品的價(jià)格卻將進(jìn)一步下降。
IMFT是如何突破技術(shù)極

下面我們來看看IMFT是如何突破技術(shù)極限，開發(fā)出25nm NAND生產(chǎn)技術(shù)的。在業(yè)界推出34nm NAND閃存芯片之后，大多數(shù)專家都懷疑NAND閃存芯片生產(chǎn)工藝是不是已經(jīng)達(dá)到極限，現(xiàn)在英特爾和美光推出的25nm 8GB(64 Gb)每單元2bit的MLC(多級單元)NAND閃存芯片，已經(jīng)顯示了它們在技術(shù)和工藝縮放上的非凡才能，它們甚至已經(jīng)開始籌劃向18nm進(jìn)軍。顯然，IMFT正在遵循每12～15個(gè)月將制程縮小0.7倍的規(guī)則向前邁進(jìn)(以邏輯技術(shù)的時(shí)間尺度來換算大約是0.97倍)。

NAND生產(chǎn)商的產(chǎn)品工藝藍(lán)圖

NAND生產(chǎn)商的產(chǎn)品工藝藍(lán)圖，其中，IMFT第一次成功地采用浮點(diǎn)門單元技術(shù)制造出2xnm的8GB(64 Gb)每單元2bit的NAND閃存芯片。

IMFT的25nm芯片有非常令人吃驚的162mm2電路板印記，單面焊盤布局以及79%的內(nèi)存面積效率(對比芯片面積)，并且采用48pin無鉛 TSOP封裝。IMFT 25nm NAND閃存芯片另外一個(gè)優(yōu)勢就是芯片被劃分為2個(gè)32Gb的平面，以搭配單平面或者雙平面運(yùn)作。因此單位體積內(nèi)較34nm芯片的容量增加了一倍。位線通道和頁面緩沖區(qū)被放置在芯片的中央，將位線一分為二，這種設(shè)計(jì)幫助降低位線的電容值，并且改進(jìn)充電和放電時(shí)間。

目前，IMFT 25nm 66單元NAND閃存芯片的NAND閃存陣列開銷(開銷長度/NAND串總長度)百分比為14%。相比之下，之前采用34nm 33單元NAND閃存芯片的閃存陣列開銷為23%，這意味著，電壓控制器必須為邊緣單元專用，并且控制電路必須更智能工作且切換速度必須更快。為了平衡邊緣字線效果和芯片的成本效益，單元0和單元65最有可能是每單元1bit。另外1個(gè)替代辦法是采用67單元串，邊緣的單元被用作為所謂的“啞字線”，但是這樣會增加芯片尺寸，變相增加成本。

掃描電鏡照片

IMFT 25nm閃存陣列以字線方向的掃描電鏡照片,IMFT利用高深寬比字線來達(dá)到優(yōu)良的門到門絕緣。

其實(shí)，IMFT也是首個(gè)發(fā)布3xnm工藝的NAND制造商，然后又最先宣布2xnm工藝。但是，與很多同行不同，IMFT的戰(zhàn)略似乎傾向于先縮減芯片工藝，然后在將單元bit數(shù)量提升到每單元3bit。如何在每單元3bit(更高密度/低成本)和每單元2bit(更低密度/更可靠存儲)之間選擇，這要取決于存儲設(shè)備是用在便攜式廉價(jià)存儲(USB)方面還是用在SSD固態(tài)硬盤上。其中的變數(shù)還有待于2011年底發(fā)展。就25nm產(chǎn)品來看，它們成功的關(guān)鍵在于諸如浸入式光刻、SADP(自對準(zhǔn)雙重曝光)、SAPP等工藝技術(shù)如何互相整合。IMFT采用這些技術(shù)成功地解決了物理、電子、可靠性方面的挑戰(zhàn)。

陣列溝槽深度較淺

IMFT 25nm閃存陣列門級掃描電鏡照片，陣列溝槽深度較淺，允許更密集閃存陣列。

盡管從上面2張掃描電鏡照片當(dāng)中，我們還無法詳細(xì)獲悉浸入式光刻使用程度，但是通過我們的字線末端分析和STI特征分析，我們還是可以洞察光刻和 SADP過程。技術(shù)上來說，浸入式光刻是50nm以下NAND閃存芯片采用的主流技術(shù)，它協(xié)同SADP技術(shù)縮減線寬，避免重疊問題。增強(qiáng)型DP(兩次曝光+間隔方法)可以將浸入式縮小到21nm或者以下。因?yàn)镋UVL(超紫外線光刻)技術(shù)要到2012年才能投入生產(chǎn)，所以浸入式光刻將繼續(xù)在2xnm制程上采用。

IMFT合資企業(yè)架構(gòu)

IMFT合資企業(yè)架構(gòu)，IMFT生產(chǎn)的閃存芯片有49%供給Intel及其客戶、51%供給美光及其客戶。
第一個(gè)產(chǎn)品將是業(yè)界首個(gè)單片8GB的NAND設(shè)備

IMFT 25nm NAND制造技術(shù)，會有相應(yīng)的實(shí)際產(chǎn)品。第一個(gè)產(chǎn)品將是業(yè)界首個(gè)單片8GB的NAND設(shè)備。在167mm2的Die尺寸上，相同的器件封裝空間當(dāng)中，它的存儲密度是34nm產(chǎn)品最高存儲密度的兩倍。[!--empirenews.page--]

進(jìn)入前都必須在隔離室換上潔凈防塵服

它的尺寸小到可以穿過普通光盤中央的孔洞，且存儲容量時(shí)是普通CD光盤存儲容量的10倍。在大致相同成本下，SSD固態(tài)硬盤廠商可以提供比前代存儲容量翻倍的產(chǎn)品。

整個(gè)車間的員工數(shù)量少的驚人，設(shè)備卻多得驚人。

事實(shí)上，美光與英特爾也是Open NAND Flash Interface(開放式NAND閃存接口，簡稱ONFI)的支持者。ONFI組織是一個(gè)致力于開發(fā)NAND閃存和配套設(shè)備的高科技公司組成的開放標(biāo)準(zhǔn)聯(lián)盟。

工程師正在觀察設(shè)備運(yùn)轉(zhuǎn)狀況

NAND閃存芯片的低級別接口規(guī)范化

該組織最初在2006年英特爾開發(fā)者論壇上成立，該組織開始將今天市場上NAND閃存芯片的低級別接口規(guī)范化。這種規(guī)范化的主要?jiǎng)訖C(jī)之一，就是讓不同廠家的NAND閃存芯片可以互換，通過制造商之間的競爭，更快地部署NAND為基礎(chǔ)的產(chǎn)品，同時(shí)提供更低的價(jià)格。

自動(dòng)化極高的生產(chǎn)設(shè)備

操控這些自動(dòng)化極高的生產(chǎn)設(shè)備才是工程師們需要做的，剩下的交給機(jī)器就好。

除了英特爾與美光，ONFI組織還包括一些著名的NAND制造商，如海力士，SanDisk和索尼。上文所述的8GB NAND設(shè)備支持ONFI組織2.2接口標(biāo)準(zhǔn)，提供高達(dá)200MB/s的帶寬吞吐量。英特爾與美光均對8GB NAND產(chǎn)品感到滿意，認(rèn)為采用標(biāo)準(zhǔn)同步接口是提升NAND產(chǎn)品傳輸速度的關(guān)鍵，標(biāo)準(zhǔn)同步接口對SSD廠商來說也至關(guān)重要，SSD廠商嚴(yán)重依賴芯片之間的高速通訊。

嚴(yán)格的生產(chǎn)環(huán)境

看到鏤空的地面和屋頂了么?在這里，除了生產(chǎn)流程，就連空氣的方向都是有嚴(yán)格規(guī)定的。

現(xiàn)在，在IMFT公司目前慶祝成為兩個(gè)行業(yè)巨頭的NAND芯片制造機(jī)4周年的同時(shí)，被它設(shè)立在美國猶他州Lehi的半導(dǎo)體芯片制造廠，將美光制造NAND的專長和英特爾的多級Cell技術(shù)整合后，正在一周七天，每天24小時(shí)地開足馬力生產(chǎn)25nm NAND閃存芯片。

IMFT所有機(jī)械動(dòng)作均在工程師監(jiān)控下

該芯片制造廠的中心區(qū)域是潔凈室，那里的環(huán)境得到嚴(yán)格控制，空氣經(jīng)過嚴(yán)格過濾，以消除微米級粉塵，最終每立方米空氣當(dāng)中的微米級粉塵不超過10粒。進(jìn)入生產(chǎn)車間之前，我們換上潔凈防塵服，也被稱為所謂的“兔子套裝”。這種服裝覆蓋了身體各個(gè)部位，除了眼睛和鼻子。IMFT公司核心生產(chǎn)區(qū)的工作人員數(shù)量之少，令人吃驚。據(jù)解釋，我們看到的人大多是技術(shù)人員，他們的工作職責(zé)是進(jìn)行預(yù)防性維護(hù)和確保設(shè)備根據(jù)規(guī)范進(jìn)行正常運(yùn)轉(zhuǎn)。芯片生產(chǎn)主要依靠忙碌的全自動(dòng)化晶圓生產(chǎn)設(shè)備，以及將晶圓原材料傳輸?shù)焦ぷ鲄^(qū)各個(gè)生產(chǎn)站的傳輸設(shè)備。
25nm新工藝的NAND閃存芯片已經(jīng)開始量產(chǎn)

下圖中的橙色容器被稱為前端開口片盒(簡稱FOUP)，其中每個(gè)FOUP可裝載最多25片300mm晶圓。一旦FOUP達(dá)到芯片生產(chǎn)鏈上的某個(gè)加工點(diǎn)，每張晶圓片都會有專門的自動(dòng)化工具對其進(jìn)行處理，然后FOUP被運(yùn)送到下一個(gè)加工點(diǎn)，相同設(shè)備重復(fù)相同的加工。

運(yùn)輸中的FOUP

晶圓廠內(nèi)走廊，頂端的自動(dòng)運(yùn)輸系統(tǒng)(簡稱AMHS)正在以每小時(shí)13公里的速度將晶圓在各個(gè)制造環(huán)節(jié)間來回運(yùn)輸，24小時(shí)不停歇。每個(gè)運(yùn)載器都搭載了一個(gè)前端開口片盒(FOUP)，廠內(nèi)地面全部打孔，保證空氣從上向下流通，將落塵盡可能減到最小。

加工中的FOUP

FOUP片盒掛接在一個(gè)制造階段設(shè)備上，后面的那個(gè)正在被AMHS吊起。一塊光刻掩膜，光刻過程簡單的說就是將這塊掩膜上的圖案“縮印”到晶圓上。

運(yùn)載器上的FOUP正在被AMHS吊起

IMFT年中時(shí)就曾表示，采用25nm新工藝的NAND閃存芯片已經(jīng)開始量產(chǎn)。而可預(yù)期的情況，就是將會有更便宜，容量更大的固態(tài)硬盤SSD上市。

25nm NAND閃存晶圓切邊特

光刻過程中的芯片特寫

雖然不知道屆時(shí)會有哪些產(chǎn)品采用，但至少第三代的X25-M就使用了25nm新工藝制造的閃存。在到2011年上半年，還將會出現(xiàn)160GB、320GB以及600GB容量的產(chǎn)品，而美光甚至計(jì)劃推出1TB容量的SSD，讓我們拭目以待吧。

復(fù)雜又高效的自動(dòng)運(yùn)輸系統(tǒng)的立體結(jié)構(gòu)

自動(dòng)運(yùn)輸系統(tǒng)的高速軌道

3D NAND技術(shù)

NAND Flash工藝平均每12到15個(gè)月即跨越一個(gè)制程世代，速度遠(yuǎn)快于摩爾定律的18個(gè)月。自今年第一季開始，包括IMFT和Samsung都宣告已邁入 2xnm工藝世代。然而，目前采用平面(planar)技術(shù)的2D NAND Flash卻不斷地面臨制程微縮所帶來的各種挑戰(zhàn)。首當(dāng)其沖的是可靠性問題。當(dāng)內(nèi)存單元尺寸不斷微縮之際，能夠容納的電子數(shù)量也隨之減少，這很容易提供電子漏失的比率，導(dǎo)致可靠性降低。例如，在大約50nm制程世代，內(nèi)存單元內(nèi)的電子數(shù)量還能維持在100多個(gè)，但當(dāng)微縮到1xnm左右時(shí)，電子數(shù)可能會降到 10個(gè)左右了。因此，無論是每單元3位，或是每單元4位，這些跟隨制程微縮所發(fā)展出來的提高內(nèi)存容量的架構(gòu)都存在著可靠性問題，最多只能應(yīng)用在一些消費(fèi)裝置上。不久前，業(yè)界普遍認(rèn)為NAND Flash會在2xnm遭遇瓶頸。但隨著該領(lǐng)域主導(dǎo)廠商陸續(xù)宣布導(dǎo)入2xnm制程，目前業(yè)界認(rèn)為10nm很有可能成為NAND Flash的微縮極限。這也激起了廠商開發(fā)可實(shí)現(xiàn)更大容量3D內(nèi)存技術(shù)的興趣。[!--empirenews.page--]

目前3D NAND技術(shù)包括P-BiCS(Pipe-shaped Bit Cost Scalable),TCAT(Terabit Cell Array Transistor)及VSAT(Vertical Stacked Array Transistor),3D VG NAND等。其中，3D VG NAND技術(shù)創(chuàng)新之處，在于它消除了晶粒堆棧架構(gòu)中最常見的干擾問題。目前，幾乎所有3D內(nèi)存技術(shù)的電流都是垂直流動(dòng)或呈U型流動(dòng)，層與層之間的內(nèi)存晶粒很容易產(chǎn)生相互干擾(Z-Interference)。而3D VG技術(shù)采用三平面相交成一點(diǎn)，以決定內(nèi)存位置。3D VG技術(shù)中的電流是沿Y軸水平流動(dòng)，消除了內(nèi)存晶粒間的電流干擾問題、減小內(nèi)存厚度、增加層數(shù)，進(jìn)而可提升內(nèi)存密度，并具有較好的讀取電流以及多位記憶能力。

3D VG技術(shù)架構(gòu)圖

這些3D NAND技術(shù)為下世代大容量NAND Flash提出了一條更經(jīng)濟(jì)、更有效益的發(fā)展途徑?，F(xiàn)有的浮閘技術(shù)無法再適用于發(fā)展3D NAND了，因?yàn)樵摷軜?gòu)是將電荷儲存在浮閘中，而浮閘本身為導(dǎo)體，為防止電荷流動(dòng)，每個(gè)浮閘都必須絕緣，這使其不利于發(fā)展3D堆棧。這些3D NAND技術(shù)在產(chǎn)品生產(chǎn)上都采用一體成形制造法。所謂一體成形制造法是在第一層NAND上使用27道光罩，但隨后連續(xù)成長8層后，便只需一道光罩。該方法在2007年由東芝提出，其Bit Cost scalable(BiCS)TFT SONOS便是采用這種技術(shù)。目前，三星(Samsung)的TACT、VSAT;東芝的P-BiCS和3D VG，都屬于一體成形3D內(nèi)存技術(shù)，可大幅削減生產(chǎn)成本。

charge Trap Memory(電荷捕捉內(nèi)存)技術(shù)

電荷捕捉內(nèi)存組件預(yù)期將成為亞25nm世代產(chǎn)品的解決方案，也是IMFT的重要研究項(xiàng)目。在1960年代末期發(fā)明的硅-氧-氮-氧-硅(SONOS)組件就是其中一種型態(tài)的電荷捕捉內(nèi)存組件。該種組件是將電荷儲存在氮化硅材料當(dāng)中。然而，傳統(tǒng)的SONOS內(nèi)存組件存在著一種應(yīng)用上的限制，就是我們無法找到一個(gè)合適的穿隧氧化層厚度來同時(shí)達(dá)到優(yōu)良的抹除速度以及數(shù)據(jù)保存能力。最近這幾年一種新的電荷捕捉閃存組件被提出具有克服傳統(tǒng)SONOS組件應(yīng)用上限制的能力。

charge Trap Memory結(jié)構(gòu)圖

該種內(nèi)存組件稱作能帶隙工程硅-氧-氮-氧-硅(BE-SONOS)組件。在采用非常薄的氧-氮-氧穿隧阻障層(一般來說各層厚度約在13/20/25 埃)的情況下，高電場下的電荷穿隧距離會因?yàn)槟軒断?yīng)而有效降低。此時(shí)幾乎僅存第一層超薄氧化層扮演有效之電荷穿隧障礙，因此大大提高了電洞穿隧電流。另一方面當(dāng)電荷儲存狀態(tài)的低電場條件下，不論電子自儲存層中逸失或是電洞穿隧進(jìn)入儲存層之能力皆會因?yàn)檎麄€(gè)氧-氮-氧穿隧阻障層的阻擋而顯著降低。