隨著芯片復(fù)雜度的提高，驗(yàn)證測(cè)試變得越來越重要，對(duì)芯片最顯著的改進(jìn)不僅在設(shè)計(jì)流程中產(chǎn)生，也在芯片調(diào)試和驗(yàn)證流程中反復(fù)進(jìn)行著。因此，為幫助IC設(shè)計(jì)企業(yè)縮短驗(yàn)證時(shí)間、加快產(chǎn)品上市，大型EDA工具提供商均致力于加強(qiáng)硬件仿真工具的開發(fā)與相關(guān)市場(chǎng)的經(jīng)營(yíng)。Cadence于日前推出其新一代驗(yàn)證計(jì)算平臺(tái)PalladiumXPII，容量擴(kuò)展至23億門。Synopsys公司則在2012年收購(gòu)了仿真工具供應(yīng)商EVE，強(qiáng)化了其硬件輔助驗(yàn)證產(chǎn)品線。Mentor亦于2012年推出高速多功能硬件加速仿真器Veloce。全球三大EDA公司均已涉足硬件仿真器市場(chǎng)，并進(jìn)行激烈競(jìng)爭(zhēng)。

驗(yàn)證測(cè)試面臨挑戰(zhàn)

現(xiàn)代大規(guī)模集成電路設(shè)計(jì)密度越來越高，更加快速、有效地進(jìn)行設(shè)計(jì)驗(yàn)證成為極大的考驗(yàn)。

對(duì)于設(shè)計(jì)工程師而言，有關(guān)芯片功能和性能方面的綜合數(shù)據(jù)是關(guān)鍵信息。他們通常會(huì)根據(jù)設(shè)計(jì)規(guī)范預(yù)先假設(shè)出芯片各項(xiàng)性能的大致參數(shù)范圍，提交給驗(yàn)證測(cè)試人員，通過驗(yàn)證測(cè)試分析后，得出比較真實(shí)的性能參數(shù)范圍或者特定值;設(shè)計(jì)工程師再根據(jù)這些值進(jìn)行分析并調(diào)整設(shè)計(jì)，使芯片的性能參數(shù)達(dá)到符合設(shè)計(jì)規(guī)范的范圍。為了保證最終得到的芯片設(shè)計(jì)符合設(shè)計(jì)要求，IC設(shè)計(jì)公司不得不在驗(yàn)證階段投入大量資源，驗(yàn)證測(cè)試便成為一種使合格產(chǎn)品產(chǎn)量最大、次品減至最低的方式。

對(duì)此，Cadence全球銷售兼系統(tǒng)與驗(yàn)證部門資深副總裁黃小立表示，由于現(xiàn)代大規(guī)模集成電路設(shè)計(jì)密度越來越高，擁有越來越多的核，存儲(chǔ)器、邏輯電路、射頻IC等都集成到系統(tǒng)級(jí)芯片中，針對(duì)如此復(fù)雜的系統(tǒng)級(jí)芯片，更加快速、有效地進(jìn)行設(shè)計(jì)驗(yàn)證便成為一個(gè)極大的考驗(yàn)。系統(tǒng)級(jí)芯片測(cè)試是一個(gè)費(fèi)時(shí)間的過程。要完成測(cè)試，要降低測(cè)試成本，需要生成數(shù)千測(cè)試圖形和矢量，還要達(dá)到足夠高的故障覆蓋率才行。隨著測(cè)試鏈從芯片級(jí)延伸到板級(jí)、系統(tǒng)級(jí)、現(xiàn)場(chǎng)級(jí)測(cè)試，面臨的測(cè)試挑戰(zhàn)隨之倍增。

Synopsys公司高級(jí)市場(chǎng)總監(jiān)RajivMaheshwary表示，自20世紀(jì)90年代至今，大規(guī)模集成電路設(shè)計(jì)隨著復(fù)雜度的增加，在驗(yàn)證方法上經(jīng)歷了從仿真到驗(yàn)證的過程。第一次轉(zhuǎn)變是通過HDL仿真和SynopsysVCS這樣的編譯代碼仿真技術(shù)，解決“仿真生產(chǎn)率差距”的問題，而后轉(zhuǎn)變到通過引入SystemVerilog和高級(jí)測(cè)試平臺(tái)解決“驗(yàn)證生產(chǎn)率差距”問題。

硬件仿真重要性不斷提升

一般來說，IC設(shè)計(jì)仿真有三種方式：軟件仿真、FPGA仿真和硬件加速仿真。軟件仿真的特點(diǎn)是調(diào)試方便，但是速度慢，目前基本在kHz級(jí)別。FPGA仿真的速度較快，價(jià)格也相對(duì)便宜，但是測(cè)試中可見程度差，工程師不容易看出哪里出了問題，還要花很多時(shí)間找錯(cuò)。硬件仿真加速器不僅速度快、容量大，也可進(jìn)行調(diào)試，不過產(chǎn)品價(jià)格是三種方式中最昂貴的。但是，隨著設(shè)計(jì)驗(yàn)證重要性的提升以及IC復(fù)雜度的提高，硬件仿真加速器展現(xiàn)出越來越高的重要性。

日前，Cadence推出其新一代驗(yàn)證計(jì)算平臺(tái)PalladiumXPII，容量擴(kuò)展至23億門。根據(jù)Cadence公司介紹，新產(chǎn)品與上一代的PalladiumXP相比，具有更高的性能、更大的容量、更快的上載速度和增強(qiáng)的調(diào)試能力。不僅是Cadence，其他幾家主要的EDA公司也在不斷強(qiáng)化在硬件仿真器市場(chǎng)的開發(fā)力度。2012年Synopsys公司宣布的一項(xiàng)重要收購(gòu)，便是對(duì)仿真工具供應(yīng)商EVE的收購(gòu)。合并EVE公司后得到的ZeBu硬件輔助驗(yàn)證產(chǎn)品線，將會(huì)拓寬Synopsys的驗(yàn)證產(chǎn)品市場(chǎng)，改善其在硬件仿真市場(chǎng)相對(duì)弱勢(shì)的地位，使得Synopsys具備與Cadence的Palladium硬件-軟件驗(yàn)證計(jì)算平臺(tái)一爭(zhēng)高低的能力。而Mentor更是不甘落后，于2012年4月推出了高速多功能硬件加速仿真器Veloce，也具有相當(dāng)高的仿真性能。

設(shè)計(jì)驗(yàn)證將以IP為主

20年前設(shè)計(jì)以門為主，現(xiàn)在以IP為主，IP的復(fù)用技術(shù)成為推動(dòng)驗(yàn)證方法演變的重要因素。

隨著設(shè)計(jì)驗(yàn)證重要性的提升、IC復(fù)雜度的提高，高效的設(shè)計(jì)驗(yàn)證方法工具的設(shè)計(jì)開發(fā)思路也在發(fā)生著演變。

首先，隨著IP模塊化的發(fā)展，設(shè)計(jì)驗(yàn)證開始以IP為主。對(duì)此，Cadence全球銷售兼系統(tǒng)與驗(yàn)證部門資深副總裁黃小立表示，IP的復(fù)用技術(shù)是推動(dòng)驗(yàn)證方法演變的重要因素。SoC產(chǎn)品雖然意味著更好的電路時(shí)序和更高的可靠性，但同時(shí)SoC也意味著更復(fù)雜的邏輯。系統(tǒng)的復(fù)雜度決定了不可能簡(jiǎn)單地將各個(gè)IP模塊集成起來就完成了SoC設(shè)計(jì)。因此，如何更快更好地完成驗(yàn)證工作成為目前業(yè)界非常關(guān)注的話題之一。20年前設(shè)計(jì)以門為主，現(xiàn)在以IP為主。若以門為主，一個(gè)“與門”一個(gè)“或門”，很簡(jiǎn)單就可以辨別。而以IP為主，就會(huì)產(chǎn)生新的問題——核難以辨別，如何驗(yàn)證核、如何將其準(zhǔn)確體現(xiàn)在SoC里、如何在SoC里面驗(yàn)證和優(yōu)化，這些均與以門為主的驗(yàn)證完全不同，所以必須大力加速提供核的組合。另外，還要提供全面的驗(yàn)證模塊，如果購(gòu)買USB、PCR等，這些核都需要外部仿真驗(yàn)證。

其次，高速度、高性能、高容量成為對(duì)仿真工具的重要要求。RajivMaheshwary表示，21世紀(jì)后網(wǎng)絡(luò)應(yīng)用推動(dòng)設(shè)計(jì)復(fù)雜性上升到更高水平。ASIC的門數(shù)量已達(dá)到1000萬或更多，IP模塊的采用也越來越多。這種情況使得更加先進(jìn)的驗(yàn)證技術(shù)，如各種高級(jí)測(cè)試平臺(tái)、約束隨機(jī)驗(yàn)證法和斷言等成為提升“驗(yàn)證覆蓋率”的關(guān)鍵。下一代SoC驗(yàn)證技術(shù)需要大幅提升驗(yàn)證性能和容量，能夠提供先進(jìn)和直觀的調(diào)試技術(shù)以幫助工程師快速分析海量數(shù)據(jù)，并找出設(shè)計(jì)問題，能夠提供全面、成熟、快速、高效和即時(shí)的驗(yàn)證IP，并為設(shè)計(jì)團(tuán)隊(duì)提供軟硬件聯(lián)合驗(yàn)證方案，幫助他們開發(fā)代碼和硬件，并讓這一切在統(tǒng)一的平臺(tái)上實(shí)現(xiàn)。

最后，軟件在芯片中的比例和重要性上升也導(dǎo)致設(shè)計(jì)驗(yàn)證的復(fù)雜化。黃小立表示，因?yàn)楝F(xiàn)在終端產(chǎn)品真正形成差異化的是軟件，每家公司有不同的軟件方法，哪怕運(yùn)行在同一硬件平臺(tái)上，各家軟件還是有差異的。因此，設(shè)計(jì)驗(yàn)證必須發(fā)展至軟件層級(jí)。