當(dāng)前位置：首頁 > 智能硬件 > 智能硬件

美Rice大學(xué)研發(fā)出存儲器芯片新技術(shù)

時間：2010-09-03 09:55:45

關(guān)鍵字：存儲器芯片 ICE 晶體管電路

手機(jī)看文章

掃描二維碼
隨時隨地手機(jī)看文章

[導(dǎo)讀]美國Rice大學(xué)宣布研發(fā)出全球第1個僅需兩個端點的存儲器芯片技術(shù)，并可使用最普通的矽原料。此技術(shù)除可容易應(yīng)用至現(xiàn)有的半導(dǎo)體制程外，更可望幫助摩爾定律(Moore’s Law)繼續(xù)延伸。Rice 大學(xué)化學(xué)教授James Tour及

美國Rice大學(xué)宣布研發(fā)出全球第1個僅需兩個端點的存儲器芯片技術(shù)，并可使用最普通的矽原料。此技術(shù)除可容易應(yīng)用至現(xiàn)有的半導(dǎo)體制程外，更可望幫助摩爾定律(Moore’s Law)繼續(xù)延伸。

Rice 大學(xué)化學(xué)教授James Tour及研究生Jun Yao研發(fā)出制造半導(dǎo)體存儲器電路的新方法。首先，將1個二氧化矽層夾于兩個純矽層中間，通過電流，二氧化矽的氧原子將被分離出來，形成1個奈米大小的矽晶體鏈。當(dāng)矽晶體鏈產(chǎn)生后，透過兩端極小的電極施加電壓，便能改變矽晶體鏈成為連通或中斷的狀態(tài)，形成1個和普通晶體管相同、紀(jì)錄資料有無的開關(guān)。

由于矽晶體鏈僅需2個端點，而不像普通晶體管需要3個，將能增加容量、減少體積，并能以三維陣列堆疊。Tour稱矽晶體鏈能縮小至5奈米，適用10奈米以下的制程。

此外，藉由在網(wǎng)狀結(jié)構(gòu)上放置數(shù)千個矽晶體鏈，芯片每單位空間的儲存容量將大幅超越一般的快閃存儲器。Tour表示，采用此種新方法，每平方公分容量將能達(dá)到1兆位元，

此技術(shù)的最佳優(yōu)點在于，由于新方法采用二氧化矽而非其它較不被廣泛了解的元素，將能使此種新方法容易應(yīng)用至現(xiàn)今的半導(dǎo)體工廠，同時，此方法也相當(dāng)簡易。Tour表示，半導(dǎo)體業(yè)者不需要了解任何的新技術(shù)。

此外，Tour指出制造晶體鏈的物質(zhì)并非一定要采用矽，幾乎任何金屬都行。其它發(fā)現(xiàn)還包括采用新方法制成的電路較傳統(tǒng)快閃存儲器更能抗拒能量輻射造成的影響。

目前Tour實驗室與德州公司PrivaTran合作，PrivaTran正測試使用該方法設(shè)計的芯片，下一步將擴(kuò)增規(guī)模。Tour表示，寄望此方法能成為快閃存儲器遭遇發(fā)展瓶頸后的候選新技術(shù)。

本站聲明：本文章由作者或相關(guān)機(jī)構(gòu)授權(quán)發(fā)布，目的在于傳遞更多信息，并不代表本站贊同其觀點，本站亦不保證或承諾內(nèi)容真實性等。需要轉(zhuǎn)載請聯(lián)系該專欄作者，如若文章內(nèi)容侵犯您的權(quán)益，請及時聯(lián)系本站刪除。

換一批

中國半導(dǎo)體簡史

1952年，謝希德麻省理工畢業(yè)后，歸國后加入復(fù)旦物理系任教授。中國半導(dǎo)體物理學(xué)科和表面物理學(xué)科開創(chuàng)者和奠基人，謝先生一生傳奇坎坷，被尊稱為“中國半導(dǎo)體之母”。

關(guān)鍵字：半導(dǎo)體物理學(xué)科晶體管

[openIC]

目前晶體管數(shù)目最多的芯片是哪一個？

晶體管最多的芯片幾乎集中在了今年下半年，我們一起來看一下都有哪些吧~阿里平頭哥倚天710 -- 600億晶體管今年10月份，阿里發(fā)布了服務(wù)器級芯片--倚天710。其采用的是5nm工藝，晶體管數(shù)目達(dá)到600億，這也是迄今為...

關(guān)鍵字：晶體管芯片倚天710

[電子online]

封面電平信號突變時，為什么會出現(xiàn)電噪聲？

當(dāng)電路中的信號發(fā)生突變（特別是數(shù)字信號）時，信號經(jīng)常會出現(xiàn)一個電噪聲。這個噪聲在一般環(huán)境下不會對外產(chǎn)生影響。但是在某些特殊情況下，該信號會對外產(chǎn)生較強(qiáng)的傳導(dǎo)干擾，進(jìn)而影響其他電路的正常工作

關(guān)鍵字：電路數(shù)字信號噪聲

[電子online]