據(jù)媒體報道，臺積電預計將于2019年4月開始在5nm節(jié)點上實現(xiàn)完整的EUV風險試產。

臺積電的7nm制程工藝在華為麒麟980、蘋果A12、高通驍龍8150等芯片上順利量產之后，現(xiàn)在已經將目光轉向了更先進的5nm。在原來的計劃中，5nm最早會在2020年才與消費者見面，但現(xiàn)在臺積電將這個時間點提前了一年。

臺積電表示，基于5nm工藝生產的A72芯片，速度上提升了14.7%-17.1%，同時芯片面積縮小了1.8倍。早在2018年1月份，臺積電就開始在臺灣建設一座全新的5nm晶圓廠。據(jù)悉，用于5nm芯片設計的工具預計在11月準備就緒。

據(jù)目前透漏的消息，5nm的設計總成本(人工與許可費)是7nm的1.5倍左右，未來使用更先進工藝的成本會越來越高，這進一步限制摩爾定律的延續(xù)。

用于5nm芯片設計的工具預計要到11月才能準備就緒，臺積電的設計基礎架構市場營銷部高級總監(jiān)Suk Lee表示 “我們尚未對所有可能的組合進行測試，但考慮到我們的PDK已通過認證，我們對該服務充滿信心”。