-
日本IDEC擬發(fā)表具防爆結(jié)構(gòu)的LED照明產(chǎn)品
日本愛德克（IDEC）將上市具備耐壓防爆構(gòu)造的led照明“EF1A型”。適用于存在可燃性氣體及液體等的工廠。 該LED照明產(chǎn)品備有安裝后可調(diào)整照射方向的帶安裝固件的款式及帶亮燈開關(guān)的款式等864種。主要應(yīng)用于半導(dǎo)體制造
-
PSoC3內(nèi)部模擬布線和管腳選擇
摘要：本文首先介紹了PSoC3內(nèi)部的模擬總線分布，說明了PSoC Creator的模擬布線功能以及在設(shè)計中需要遵守的一些應(yīng)用規(guī)則，在模擬資源使用較多或?qū)δM性能要求較高的應(yīng)用中，設(shè)計者要遵照這些規(guī)則以達(dá)到高性能和高資源
-
大日本印刷展出采用TSV的硅轉(zhuǎn)接板
形成評測用硅轉(zhuǎn)接板（TEG）的150mm晶圓（左）和200mm晶圓（右）（點(diǎn)擊放大） 大日本印刷在“JPCA Show 2011（第41屆國際電子電路產(chǎn)業(yè)展）”上展出了采用TSV（硅通孔）的硅轉(zhuǎn)接板。該公司大約從10年前開始開展MEMS
-
非晶硅反熔絲FPGA提升系統(tǒng)可靠性
現(xiàn)場可編程門陣列（FPGA）技術(shù)因其提供的設(shè)計靈活性,已為系統(tǒng)設(shè)計人員廣泛采用。非晶硅反熔絲FPGA技術(shù)尤其有用,它可以提供一種高電路密度與低功耗,以及非易失性編程和高可靠性的組合。為了充分發(fā)揮其可靠性,FPGA廠
-
【告別傳統(tǒng)基板】三無基板化：削減基板層數(shù)，降低成本
用于便攜終端才是本意？ 在便攜終端用小型及薄型封裝中，相對于無芯基板，無基板技術(shù)更有可能率先普及。原因是無基板技術(shù)是在芯片表面直接形成較薄的再布線層，因此比無芯基板更容易實(shí)現(xiàn)薄型化。 無基板技術(shù)的
-
西蒙Z-MAX結(jié)構(gòu)化布線解決方案
為明日的網(wǎng)絡(luò)徹底改造RJ-45 全新的6A類系統(tǒng)提供業(yè)界最大的布線性能余量，1 分鐘內(nèi)即可安裝完畢 提到以太網(wǎng)接口，總是會讓人想起耦合的模塊化RJ型插頭和插孔型連接器。但是隨著數(shù)據(jù)傳輸速度接近10 Gb/s，傳統(tǒng)的
-
布線測試方法及光纖傳輸通道測試
計算機(jī)網(wǎng)絡(luò)結(jié)構(gòu)化綜合布線系統(tǒng)(StructuredCablingSystem，SCS)是美國貝爾實(shí)驗室專家們經(jīng)過多年研究推出的基于星形拓樸結(jié)構(gòu)的模塊系統(tǒng)，也是目前局域網(wǎng)建設(shè)首選的系統(tǒng)。該系統(tǒng)具有實(shí)用、靈活、經(jīng)濟(jì)、可模塊化和可擴(kuò)充
-
日本研發(fā)出可在爆炸性環(huán)境中使用的LED照明
日本愛德克(IDEC)已于2011年4月25日上市了可在爆炸性環(huán)境中使用的LED照明產(chǎn)品。該產(chǎn)品具備耐壓防爆構(gòu)造，主要應(yīng)用于半導(dǎo)體制造工廠及石油化學(xué)工廠等。 公司稱新產(chǎn)品的耐壓防爆性能為“EF1A型”，可在存在氫氣、乙炔等
-
ISPD2011聚焦3D、無光罩微影技術(shù)趨勢
在日前于美國加州舉行的2011年國際實(shí)體設(shè)計大會(ISPD2011)，與會人士針對3D與無光罩微影技術(shù)等半導(dǎo)體實(shí)體設(shè)計的下一代發(fā)展趨勢進(jìn)行了深入的探討。此外，在今年的大會上還新增了表彰對于推動并影響先進(jìn)半導(dǎo)體實(shí)體設(shè)計
-
Bus/總線布線時如何做到等長
Bus走線模式是在13.6版本中可以實(shí)現(xiàn)的模式，現(xiàn)在14.x以及15.0都已經(jīng)取消了這功能，如果有興趣的朋友可以通過以下步驟來實(shí)現(xiàn)： 1.在命令欄中輸入：set acon_oldcmd 回車就把模式切換到以前版本，14.x和15.0都可以，不
-
東京大學(xué)推出氧化物半導(dǎo)體驅(qū)動液晶面板
日本東北大學(xué)研究生院工學(xué)研究科智能元件材料學(xué)專業(yè)教授小池淳一的研究小組開發(fā)出了用于氧化物半導(dǎo)體TFT驅(qū)動的液晶面板、基于Cu-Mn合金的布線工藝，并在有源矩陣型顯示器國際學(xué)會 “AM-FPD 10”(2010年7月5～7日，在
-
東芝開發(fā)出用于16nm工藝以后半導(dǎo)體布線的探針技術(shù)
此次開發(fā)的探針。即使整個接觸面磨損，綠色金屬部分的形狀也不會改變。（點(diǎn)擊放大） 原來的Si懸臂梁在耐用性上存在問題。（點(diǎn)擊放大） 據(jù)介紹此次開發(fā)的探針的耐用性提高到了原來的25倍。（點(diǎn)擊放大） 東
-
GlobalFoundries宣布其28納米制程服務(wù)已準(zhǔn)備就緒
晶圓代工業(yè)者GlobalFoundries與其EDA、IP供貨商伙伴共同宣布，已經(jīng)完成28納米CMOS制程的數(shù)字設(shè)計流程驗證；該制程命名為“超低功耗(superlowpower，SLP)”，包含閘優(yōu)先(gate-first)的高介電金屬閘極堆棧(high-kmetal
-
GlobalFoundries宣布其28納米制程服務(wù)已準(zhǔn)備就緒
晶圓代工業(yè)者 GlobalFoundries 與其 EDA 、IP供貨商伙伴共同宣布，已經(jīng)完成 28納米 CMOS制程的數(shù)字設(shè)計流程驗證；該制程命名為“超低功耗(super low power，SLP)”，包含閘優(yōu)先(gate-first)的高介電金屬閘極堆棧(hig
-
GlobalFoundries宣布其28奈米制程服務(wù)已準(zhǔn)備就緒
晶圓代工業(yè)者 GlobalFoundries 與其 EDA 、IP供應(yīng)商夥伴共同宣布，已經(jīng)完成 28奈米 CMOS制程的數(shù)位設(shè)計流程驗證；該制程命名為「超低功耗(super low power，SLP)」，包含閘優(yōu)先(gate-first)的高介電金屬閘極堆疊(hi
-
Verilog HDL與VHDL及FPGA的比較分析
Verilog HDL 優(yōu)點(diǎn)：類似C語言，上手容易，靈活。大小寫敏感。在寫激勵和建模方面有優(yōu)勢?！ ∪秉c(diǎn)：很多錯誤在編譯的時候不能被發(fā)現(xiàn)?！ HDL 優(yōu)點(diǎn)：語法嚴(yán)謹(jǐn)，層次結(jié)構(gòu)清晰。 缺點(diǎn)：熟悉時間長，不夠靈
-
Verilog HDL與VHDL及FPGA的比較分析
Verilog HDL與VHDL及FPGA的比較分析
-
氧化物TFT成為今年IDW主角
????? 要問2010年“International Display Workshops（IDW ）”（會期：2010年12月1～3日，會場：福岡國際會議中心）的關(guān)鍵詞是什么，筆者可以自信地說，是氧化物TFT。?在AMD（Active Matrix Displays）的8個分會中，
-
日本Mectron開發(fā)出可保持立體形狀的柔性底板
日本Mectron可立體成型的柔性底板“立體成型FPC”在“JPCA Show2010”（2010年6月2～4日）上參考展出。該底板由熱可塑性液晶聚合物和銅箔構(gòu)成，形成希望的構(gòu)造并加熱后冷卻，可以保持其形狀。預(yù)定在2010年度內(nèi)完成技
-
連續(xù)300次絲網(wǎng)印刷形成50μm寬的銀布線，面向觸摸面板用途
絲網(wǎng)印刷用絲網(wǎng)產(chǎn)品專業(yè)廠商AsadaMesh宣布，采用絲網(wǎng)印刷技術(shù)可在PET薄膜上形成了50μm寬的銀布線，最大可連續(xù)印刷300次。印刷的銀布線間隔為50μm，與寬度相同。該公司此次開發(fā)出了通過提高拉伸強(qiáng)度來改善可靠性的金
