-
建立在ARM基礎(chǔ)上的ADSL2+測(cè)試儀的設(shè)計(jì)
建立在ARM基礎(chǔ)上的ADSL2+測(cè)試儀的設(shè)計(jì)
-
建立在ARM基礎(chǔ)上的ADSL2+測(cè)試儀的設(shè)計(jì)
建立在ARM基礎(chǔ)上的ADSL2+測(cè)試儀的設(shè)計(jì)
-
最常見(jiàn)的和最離譜的求職面試錯(cuò)誤
面試時(shí)要求喝一口招聘經(jīng)理的咖啡是最不明智的舉動(dòng)，尤其在你想要這份工作的情況下。如坐針氈時(shí)脫下鞋子，或者問(wèn)面試官“再說(shuō)一下這公司叫啥來(lái)著？”這種舉動(dòng)絕不會(huì)讓你得到工作機(jī)會(huì)，不過(guò)它們倒可以登上我
-
最常見(jiàn)的和最離譜的求職面試錯(cuò)誤
最常見(jiàn)的和最離譜的求職面試錯(cuò)誤
-
基于FPGA及DSP Builder的VGA接口時(shí)序和系統(tǒng)設(shè)計(jì)
本文基于DSP Builder的VGA接口設(shè)計(jì)方法，對(duì)VGA接口時(shí)序和系統(tǒng)設(shè)計(jì)需求進(jìn)行了介紹，并在硬件平臺(tái)下實(shí)現(xiàn)一維與二維信號(hào)的顯示。 VGA接口標(biāo)準(zhǔn) VGA顯像原理 顯示器通過(guò)光柵掃描的方式，電子束在顯示屏幕上
-
基于FPGA及DSP Builder的VGA接口時(shí)序和系統(tǒng)設(shè)計(jì)
基于FPGA及DSP Builder的VGA接口時(shí)序和系統(tǒng)設(shè)計(jì)
-
基于FPGA及DSP Builder的VGA接口時(shí)序和系統(tǒng)設(shè)計(jì)
基于FPGA及DSP Builder的VGA接口時(shí)序和系統(tǒng)設(shè)計(jì)
-
職場(chǎng)點(diǎn)評(píng)：最常見(jiàn)的求職面試錯(cuò)誤
雇主招聘的不是一串技能和成就。他們雇用的是整個(gè)人：他們的個(gè)性，他們的簡(jiǎn)歷，他們的批判性思維和創(chuàng)新能力。無(wú)論就業(yè)市場(chǎng)競(jìng)爭(zhēng)多么激烈，你在面試時(shí)留給雇主的印象，通常都將成為錄用與否的決定性因素。 面試時(shí)要求
-
職場(chǎng)點(diǎn)評(píng)：最常見(jiàn)的求職面試錯(cuò)誤
職場(chǎng)點(diǎn)評(píng)：最常見(jiàn)的求職面試錯(cuò)誤
-
用C++ Builder實(shí)現(xiàn)組態(tài)王實(shí)時(shí)監(jiān)控艾默生變頻器
用C++ Builder實(shí)現(xiàn)組態(tài)王實(shí)時(shí)監(jiān)控艾默生變頻器
-
15個(gè)最奇怪的簡(jiǎn)歷錯(cuò)誤
鑒于45％的人力資源經(jīng)理說(shuō)，他們總是花不到一分鐘的時(shí)間來(lái)看簡(jiǎn)歷。也就是說(shuō)，平均每個(gè)職位的申請(qǐng)者簡(jiǎn)歷，經(jīng)理們是沒(méi)有太多時(shí)間來(lái)看他們的簡(jiǎn)歷的。這是可以理解的事情。有些人可能會(huì)去嘗試讓簡(jiǎn)歷帶有一定的個(gè)性以期待
-
15個(gè)最奇怪的簡(jiǎn)歷錯(cuò)誤
15個(gè)最奇怪的簡(jiǎn)歷錯(cuò)誤
-
新版Flash Builder支持iOS和黑莓設(shè)備
新浪科技訊 北京時(shí)間6月21日凌晨消息，從今天起，開(kāi)發(fā)人員將可以使用Adobe Flash Builder平臺(tái)為蘋(píng)果iOS設(shè)備和RIM黑莓設(shè)備開(kāi)發(fā)應(yīng)用。 開(kāi)發(fā)人員將可以使用版本號(hào)為4.5.1的Flash Builder為蘋(píng)果iPad、iPhone和黑莓P
-
基于DSP Builder的VGA接口設(shè)計(jì)
隨著電子技術(shù)的發(fā)展，VGA(視頻圖形陣列)接口出現(xiàn)在很多嵌入式平臺(tái)上，用于圖像信息的實(shí)時(shí)顯示等。在某些情況下，設(shè)計(jì)者希望通過(guò)普通的顯示器或投影儀觀測(cè)FPGA內(nèi)部的一些矢量信號(hào)，即把帶VGA接口的顯示器當(dāng)作示波器使
-
基于DSP Builder的VGA接口設(shè)計(jì)
基于DSP Builder的VGA接口設(shè)計(jì)
-
基于FPGA的數(shù)字濾波器的設(shè)計(jì)與實(shí)現(xiàn)
在信息信號(hào)處理過(guò)程中,如對(duì)信號(hào)的過(guò)濾、檢測(cè)、預(yù)測(cè)等,都要使用到濾波器,數(shù)字濾波器是數(shù)字信號(hào)處理中使用最廣泛的一種方法,常用的數(shù)字濾波器有無(wú)限長(zhǎng)單位脈沖響應(yīng)（IIR）濾波器和有限長(zhǎng)單位脈沖響應(yīng)（FIR）濾波器兩種
-
基于FPGA的數(shù)字濾波器的設(shè)計(jì)與實(shí)現(xiàn)
在信息信號(hào)處理過(guò)程中,如對(duì)信號(hào)的過(guò)濾、檢測(cè)、預(yù)測(cè)等,都要使用到濾波器,數(shù)字濾波器是數(shù)字信號(hào)處理中使用最廣泛的一種方法,常用的數(shù)字濾波器有無(wú)限長(zhǎng)單位脈沖響應(yīng)（IIR）濾波器和有限長(zhǎng)單位脈沖響應(yīng)（FIR）濾波器兩種
-
基于Matlab／DSP Builder任意波形信號(hào)發(fā)生器的兩種設(shè)計(jì)
根據(jù)傳統(tǒng)型任意波形信號(hào)發(fā)生器和基于DDS任意波形信號(hào)發(fā)生器的設(shè)計(jì)原理，采用Matlab／DSP Builder的建模方法，在DSP Builder平臺(tái)上完成兩種原理的系統(tǒng)建模和仿真，并用SignalCompiler工具對(duì)模型進(jìn)行編譯，產(chǎn)生QuartusⅡ能夠識(shí)別的VHDL源程序，并通過(guò)FPGA芯片EP2C8Q208C來(lái)實(shí)現(xiàn)，最后用SignalTapⅡ進(jìn)行硬件測(cè)試。經(jīng)系統(tǒng)仿真和硬件測(cè)試，證明兩種設(shè)計(jì)方法的正確性。比較傳統(tǒng)的硬件描述語(yǔ)言建模，該方法設(shè)計(jì)簡(jiǎn)單、修改方便、成本低、不涉及到任何編程，對(duì)硬件理論知識(shí)要
-
基于Matlab／DSP Builder任意波形信號(hào)發(fā)生器的兩種設(shè)計(jì)
基于Matlab／DSP Builder任意波形信號(hào)發(fā)生器的兩種設(shè)計(jì)
-
基于DSP Builder數(shù)字信號(hào)處理器的FPGA設(shè)計(jì)
針對(duì)使用硬件描述語(yǔ)言進(jìn)行設(shè)計(jì)存在的問(wèn)題，提出一種基于FPGA并采用DSP BuildIer作為設(shè)計(jì)工具的數(shù)字信號(hào)處理器設(shè)計(jì)方法。并按照Matlab／Simulink／DSP Builder／QuartusⅡ設(shè)計(jì)流程，設(shè)計(jì)了一個(gè)12階FIR低通數(shù)字濾波器，通過(guò)Quaxtus時(shí)序仿真及嵌入式邏輯分析儀signalTapⅡ硬件測(cè)試對(duì)設(shè)計(jì)進(jìn)行了驗(yàn)證。結(jié)果表明，所設(shè)計(jì)的FIR濾波器功能正確，性能良好。
- 得捷芯聞解碼研習(xí)站第一期：探索能源采集芯片的奧義
- 了解華邦優(yōu)質(zhì)技術(shù)資源， 闖三關(guān)，驗(yàn)證您的內(nèi)存/存儲(chǔ)達(dá)人身份
- ST超低功耗MCU來(lái)襲，挑戰(zhàn)趣味游戲，見(jiàn)證STM32U3的電池增壽能力
- PI邀您探索神秘節(jié)能空間，點(diǎn)亮你的專(zhuān)屬“智慧客廳”
- 基恩士新型顯微系統(tǒng)產(chǎn)品“VHX-X1系列”來(lái)襲，填寫(xiě)有獎(jiǎng)問(wèn)卷
- STM32C0系列MCU新品來(lái)襲，更高性能+更低成本，你值得擁有
- 挑戰(zhàn)趣味測(cè)試，驗(yàn)證您是存儲(chǔ)達(dá)人還是內(nèi)存大神
