-
基于DSP Builder數(shù)字信號處理器的FPGA設(shè)計
針對使用硬件描述語言進(jìn)行設(shè)計存在的問題，提出一種基于FPGA并采用DSP BuildIer作為設(shè)計工具的數(shù)字信號處理器設(shè)計方法。并按照Matlab／Simulink／DSP Builder／QuartusⅡ設(shè)計流程，設(shè)計了一個12階FIR低通數(shù)字濾波器，通過Quaxtus時序仿真及嵌入式邏輯分析儀signalTapⅡ硬件測試對設(shè)計進(jìn)行了驗證。結(jié)果表明，所設(shè)計的FIR濾波器功能正確，性能良好。
-
基于SoPC Builder的電子系統(tǒng)的開發(fā)
摘要：從系統(tǒng)總線設(shè)計、用戶自定義指令和FPGA協(xié)處理器的應(yīng)用這三個方面詳細(xì)介紹了如何應(yīng)用SOPC設(shè)計思想和SoPC Builder工具來開發(fā)電子系統(tǒng)。通過應(yīng)用SOPC Builder開發(fā)工具，設(shè)計者可以擺脫傳統(tǒng)的、易于出錯的軟硬件設(shè)
-
基于SoPC Builder的電子系統(tǒng)的開發(fā)
摘要：從系統(tǒng)總線設(shè)計、用戶自定義指令和FPGA協(xié)處理器的應(yīng)用這三個方面詳細(xì)介紹了如何應(yīng)用SOPC設(shè)計思想和SoPC Builder工具來開發(fā)電子系統(tǒng)。通過應(yīng)用SOPC Builder開發(fā)工具，設(shè)計者可以擺脫傳統(tǒng)的、易于出錯的軟硬件設(shè)
-
基于SoPC Builder的電子系統(tǒng)的開發(fā)
基于SoPC Builder的電子系統(tǒng)的開發(fā)
-
開放數(shù)據(jù)中心聯(lián)盟大會在京召開 探討云計算發(fā)展方向
2010年11月2日，主題為“眾志凌云 開放之道”的開放數(shù)據(jù)中心聯(lián)盟大會暨英特爾云愿景發(fā)布會在北京召開。英特爾公司與來自日前成立的“開放數(shù)據(jù)中心聯(lián)盟(Open Data Center Alliance)”中的14位中國代表在會上共同探討了
-
基于DSP Builder的帶寬自適應(yīng)全數(shù)字鎖相環(huán)的設(shè)計與實現(xiàn)
提出一種設(shè)計全數(shù)字鎖相環(huán)的新方法，采用基于PI控制算法的環(huán)路濾波器，在分析模擬鎖相環(huán)系統(tǒng)的數(shù)學(xué)模型的基礎(chǔ)上，建立了帶寬自適應(yīng)全數(shù)字鎖相環(huán)的數(shù)學(xué)模型。使用DSP Builder在Matlab／Simulink環(huán)境下搭建系統(tǒng)模型，并采用FPGA實現(xiàn)了硬件電路。軟件仿真和硬件測試的結(jié)果證明了該設(shè)計的正確性和易實現(xiàn)性。該鎖相環(huán)具有鎖頻速度快、頻率跟蹤范圍寬的特點。同時，系統(tǒng)設(shè)計表明基于DSP Builder的設(shè)計方法可縮短設(shè)計周期，提高設(shè)計的靈活性。
-
基于DSP Builder的帶寬自適應(yīng)全數(shù)字鎖相環(huán)的設(shè)計與實現(xiàn)
提出一種設(shè)計全數(shù)字鎖相環(huán)的新方法，采用基于PI控制算法的環(huán)路濾波器，在分析模擬鎖相環(huán)系統(tǒng)的數(shù)學(xué)模型的基礎(chǔ)上，建立了帶寬自適應(yīng)全數(shù)字鎖相環(huán)的數(shù)學(xué)模型。使用DSP Builder在Matlab／Simulink環(huán)境下搭建系統(tǒng)模型，并采用FPGA實現(xiàn)了硬件電路。軟件仿真和硬件測試的結(jié)果證明了該設(shè)計的正確性和易實現(xiàn)性。該鎖相環(huán)具有鎖頻速度快、頻率跟蹤范圍寬的特點。同時，系統(tǒng)設(shè)計表明基于DSP Builder的設(shè)計方法可縮短設(shè)計周期，提高設(shè)計的靈活性。
-
基于DSP Builder的回波抵消器設(shè)計與實現(xiàn)
摘要：針對通信中的回波問題，基于自適應(yīng)濾波的LMS算法，設(shè)計了自適應(yīng)回波抵消器。并基于利用FPGA芯片，在DSP Builder平臺上，有效結(jié)合MatLab／Simulink和Quanus II設(shè)計工具，根據(jù)模塊化設(shè)計思想實現(xiàn)了LMS算法自適應(yīng)
-
基于DSP Builder的回波抵消器設(shè)計與實現(xiàn)
基于DSP Builder的回波抵消器設(shè)計與實現(xiàn)
-
基于FPGA及DSP Builder的VGA接口設(shè)計
本文基于DSP Builder的VGA接口設(shè)計方法，對VGA接口時序和系統(tǒng)設(shè)計需求進(jìn)行了介紹，并在硬件平臺下實現(xiàn)一維與二維信號的顯示。 VGA接口標(biāo)準(zhǔn) VGA顯像原理 顯示器通過光柵掃描的方式，電子束在顯示屏幕上
-
基于FPGA及DSP Builder的VGA接口設(shè)計
基于FPGA及DSP Builder的VGA接口設(shè)計
-
基于FPGA及DSP Builder的VGA接口設(shè)計
基于FPGA及DSP Builder的VGA接口設(shè)計
-
基于DSP Builder的DDS設(shè)計及其FPGA實現(xiàn)
直接數(shù)字合成器，是采用數(shù)字技術(shù)的一種新型頻率合成技術(shù)，他通過控制頻率、相位增量的步長，產(chǎn)生各種不同頻率的信號。他具有一系列的優(yōu)點；較高的頻率分辨率；可以實現(xiàn)快速的頻率切換；在頻率改變時能夠保持相位的
-
基于DSP Builder的DDS設(shè)計及其FPGA實現(xiàn)
基于DSP Builder的DDS設(shè)計及其FPGA實現(xiàn)
-
基于FPGA的數(shù)字濾波器的設(shè)計與實現(xiàn)
在信息信號處理過程中,如對信號的過濾、檢測、預(yù)測等,都要使用到濾波器,數(shù)字濾波器是數(shù)字信號處理中使用最廣泛的一種方法,常用的數(shù)字濾波器有無限長單位脈沖響應(yīng)（IIR）濾波器和有限長單位脈沖響應(yīng)（FIR）濾波器兩
-
基于FPGA的數(shù)字濾波器的設(shè)計與實現(xiàn)
在信息信號處理過程中,如對信號的過濾、檢測、預(yù)測等,都要使用到濾波器,數(shù)字濾波器是數(shù)字信號處理中使用最廣泛的一種方法,常用的數(shù)字濾波器有無限長單位脈沖響應(yīng)（IIR）濾波器和有限長單位脈沖響應(yīng)（FIR）濾波器兩
-
基于DSP Builder的16階FIR濾波器實現(xiàn)
現(xiàn)場可編程門陣列(FPGA)器件廣泛用于數(shù)字信號處理領(lǐng)域．而使用VHDL或VerilogHDL語言進(jìn)行設(shè)計的難度較大。提出一種采用DSP Builder實現(xiàn)FIR濾波器的設(shè)計方案，按照Matlab／Simulink／DSP Builder／Modelsim／QuartusⅡ的設(shè)計流程，設(shè)計一個16階的FIR低通濾波器，并完成了軟硬件的仿真與驗證。結(jié)果表明，該方法簡單易行，可滿足設(shè)計要求，它驗證了采用DSP Builder實現(xiàn)濾波器設(shè)計的獨特優(yōu)勢。
-
基于DSP Builder的16階FIR濾波器實現(xiàn)
現(xiàn)場可編程門陣列(FPGA)器件廣泛用于數(shù)字信號處理領(lǐng)域．而使用VHDL或VerilogHDL語言進(jìn)行設(shè)計的難度較大。提出一種采用DSP Builder實現(xiàn)FIR濾波器的設(shè)計方案，按照Matlab／Simulink／DSP Builder／Modelsim／QuartusⅡ的設(shè)計流程，設(shè)計一個16階的FIR低通濾波器，并完成了軟硬件的仿真與驗證。結(jié)果表明，該方法簡單易行，可滿足設(shè)計要求，它驗證了采用DSP Builder實現(xiàn)濾波器設(shè)計的獨特優(yōu)勢。
Matthew2018
walk_bird
Fillmore
hu519922633
wudi1219
qinkunkun
liang_fu
張老板
newlcd2008
JasonAPP
呂兒
kingwb
小莊2
huaohui
王林鑫
paderboy
01XO
01XO
jjsshen
侯森
