基于DSP Builder的14階FIR濾波器的設(shè)計

數(shù)字濾波器在數(shù)字信號處理的各種應(yīng)用中發(fā)揮著十分重要的作用，他是通過對采樣數(shù)據(jù)信號進行數(shù)學(xué)運算處理來達到頻域濾波的目的。數(shù)字濾波器既可以是有限長單脈沖響應(yīng)(FIR)濾波器也可以是無限長單脈沖響應(yīng)(IIR)濾波器。在維納濾波器理論發(fā)明的早期，人們使用IIR濾波器，但現(xiàn)在更多是使用FIR濾波器。本文按照Matlab／Simulink／DSP Builder／QuartusⅡ流程，設(shè)計一個FIR濾波器。Altera DSP Builder是連接Simulink和QuartusⅡ開發(fā)軟件的DSP開發(fā)工具。在DSP Builder的無縫設(shè)計流程中，首先在Matlab軟件中進行算法設(shè)計，然后在Simulink軟件中進行系統(tǒng)集成，最后將設(shè)計輸出為硬件描述語言(HDL)文件，以便在QuartusⅡ軟件中使用。

基于DSP Builder的14階FIR濾波器的設(shè)計

數(shù)字濾波器在數(shù)字信號處理的各種應(yīng)用中發(fā)揮著十分重要的作用，他是通過對采樣數(shù)據(jù)信號進行數(shù)學(xué)運算處理來達到頻域濾波的目的。數(shù)字濾波器既可以是有限長單脈沖響應(yīng)(FIR)濾波器也可以是無限長單脈沖響應(yīng)(IIR)濾波器。在維納濾波器理論發(fā)明的早期，人們使用IIR濾波器，但現(xiàn)在更多是使用FIR濾波器。本文按照Matlab／Simulink／DSP Builder／QuartusⅡ流程，設(shè)計一個FIR濾波器。Altera DSP Builder是連接Simulink和QuartusⅡ開發(fā)軟件的DSP開發(fā)工具。在DSP

在采用FPGA設(shè)計DSP系統(tǒng)中仿真的重要性

仿真是所有系統(tǒng)成功開發(fā)的基礎(chǔ)。通過在不同條件、參數(shù)值和輸入情況下對系統(tǒng)進行高級行為仿真，工程師可以迅速找到、分離并糾正系統(tǒng)的設(shè)計問題。因為在這一階段，比較容易區(qū)分設(shè)計問題和編程問題。通過在系統(tǒng)級工作，設(shè)計人員可以確定這一階段的問題是來自設(shè)計缺陷，而不是編程問題。此外，在信號處理系統(tǒng)設(shè)計中使用基于模型的方法大大縮短了“錯誤診斷延遲”時間——從設(shè)計中出現(xiàn)錯誤到發(fā)現(xiàn)錯誤并分離錯誤的時間。

在采用FPGA設(shè)計DSP系統(tǒng)中仿真的重要性

仿真是所有系統(tǒng)成功開發(fā)的基礎(chǔ)。通過在不同條件、參數(shù)值和輸入情況下對系統(tǒng)進行高級行為仿真，工程師可以迅速找到、分離并糾正系統(tǒng)的設(shè)計問題。因為在這一階段，比較容易區(qū)分設(shè)計問題和編程問題。通過在系統(tǒng)級工作，設(shè)計人員可以確定這一階段的問題是來自設(shè)計缺陷，而不是編程問題。此外，在信號處理系統(tǒng)設(shè)計中使用基于模型的方法大大縮短了“錯誤診斷延遲”時間——從設(shè)計中出現(xiàn)錯誤到發(fā)現(xiàn)錯誤并分離錯誤的時間。

靈活的工業(yè)以太網(wǎng)解決方案

基于FPGA的基音檢測算法的設(shè)計與實現(xiàn)

將FPGA應(yīng)用在數(shù)字信號處理的主流技術(shù)DSP中是Altera推廣的重要應(yīng)用之一，本文依據(jù)Altera提出的基于FPGA的DSP解決方案，按照面向系統(tǒng)級和算法級的硬件設(shè)計思路

靈活的工業(yè)以太網(wǎng)解決方案

靈活的工業(yè)以太網(wǎng)解決方案

靈活的工業(yè)以太網(wǎng)解決方案

基于FPGA的基音檢測算法的設(shè)計與實現(xiàn)

將FPGA應(yīng)用在數(shù)字信號處理的主流技術(shù)DSP中是Altera推廣的重要應(yīng)用之一，本文依據(jù)Altera提出的基于FPGA的DSP解決方案，按照面向系統(tǒng)級和算法級的硬件設(shè)計思路

基于FPGA的基音檢測算法的設(shè)計與實現(xiàn)

基于FPGA的基音檢測算法的設(shè)計與實現(xiàn)

基于DSP Builder的VGA接口設(shè)計

本文給出了基于Altera DSP Builder平臺下VGA接口的系統(tǒng)級設(shè)計方法。該接口模塊可利用NiosⅡ進行靈活地控制和配置。文中在CycloneⅡ DSP平臺上實現(xiàn)了該設(shè)計并驗證了設(shè)計的有效性。

基于DSP Builder的VGA接口設(shè)計

本文給出了基于Altera DSP Builder平臺下VGA接口的系統(tǒng)級設(shè)計方法。該接口模塊可利用NiosⅡ進行靈活地控制和配置。文中在CycloneⅡ DSP平臺上實現(xiàn)了該設(shè)計并驗證了設(shè)計的有效性。