-
基于DSP Builder的腦電信號(hào)小波處理
1 引言 腦電信號(hào)EEG(Electroencephalograph)是人體一種基本生理信號(hào)，具有重要的臨床診斷和醫(yī)療價(jià)值。南于腦電信號(hào)自身具有非平穩(wěn)性隨機(jī)的特點(diǎn)，因此，對(duì)其實(shí)時(shí)濾波具有相當(dāng)難度。自從Berger 1929年發(fā)現(xiàn)腦電信號(hào)
-
基于DSP Builder的腦電信號(hào)小波處理
基于DSP Builder的腦電信號(hào)小波處理
-
基于DSP Builder的Chirp信號(hào)源設(shè)計(jì)
設(shè)計(jì)分析了Chirp函數(shù)在時(shí)域和頻域內(nèi)的一般特點(diǎn)和解析公式。提出首先在Altera DSP開發(fā)工具DSP Builder中實(shí)現(xiàn)直接數(shù)字合成器(DDS)模塊，根據(jù)Chirp函數(shù)特定的輸入／輸出(線性和非線性)關(guān)系，計(jì)算出當(dāng)前輸入字與輸出頻率的對(duì)應(yīng)關(guān)系；然后設(shè)計(jì)控制字子模塊產(chǎn)生DDS模塊的頻率控制字，驅(qū)動(dòng)DDS產(chǎn)生不同的輸出頻率，通過在Matlab的Simu-link環(huán)境下的仿真驗(yàn)證，得出不同時(shí)刻輸出的頻譜圖，驗(yàn)證了該設(shè)計(jì)能很好地實(shí)現(xiàn)Chirp信號(hào)源。
-
基于DSP Builder的Chirp信號(hào)源設(shè)計(jì)
設(shè)計(jì)分析了Chirp函數(shù)在時(shí)域和頻域內(nèi)的一般特點(diǎn)和解析公式。提出首先在Altera DSP開發(fā)工具DSP Builder中實(shí)現(xiàn)直接數(shù)字合成器(DDS)模塊，根據(jù)Chirp函數(shù)特定的輸入／輸出(線性和非線性)關(guān)系，計(jì)算出當(dāng)前輸入字與輸出頻率的對(duì)應(yīng)關(guān)系；然后設(shè)計(jì)控制字子模塊產(chǎn)生DDS模塊的頻率控制字，驅(qū)動(dòng)DDS產(chǎn)生不同的輸出頻率，通過在Matlab的Simu-link環(huán)境下的仿真驗(yàn)證，得出不同時(shí)刻輸出的頻譜圖，驗(yàn)證了該設(shè)計(jì)能很好地實(shí)現(xiàn)Chirp信號(hào)源。
-
基于DSP Builder的正弦信號(hào)源優(yōu)化設(shè)計(jì)及其FPGA實(shí)現(xiàn)
實(shí)現(xiàn)信號(hào)源常用的方法是頻率合成法，其中直接數(shù)字頻率合成法是繼直接頻率合成法和間接頻率合成法之后，隨著電子技術(shù)迅速發(fā)展的第三代頻率合成技術(shù)。DDS是一種全數(shù)字技術(shù)，它從相位概念出發(fā)直接合成所需頻率，它具有頻
-
基于DSP Builder的正弦信號(hào)源優(yōu)化設(shè)計(jì)及其FPGA實(shí)現(xiàn)
實(shí)現(xiàn)信號(hào)源常用的方法是頻率合成法，其中直接數(shù)字頻率合成法是繼直接頻率合成法和間接頻率合成法之后，隨著電子技術(shù)迅速發(fā)展的第三代頻率合成技術(shù)。DDS是一種全數(shù)字技術(shù)，它從相位概念出發(fā)直接合成所需頻率，它具有頻
-
基于Matlab/DSP Builder多波形信號(hào)發(fā)生器的設(shè)計(jì)
1 引言 傳統(tǒng)的波形發(fā)生器多采用模擬分立元件實(shí)現(xiàn)，產(chǎn)生的波形種類要受到電路硬件的限制，體積大，靈活性和穩(wěn)定性也相對(duì)較差。采用FPGA器件直接實(shí)現(xiàn)多種波形信號(hào)發(fā)生器，配以相應(yīng)的外圍器件實(shí)現(xiàn)的波形發(fā)生器具
-
基于Matlab/DSP Builder多波形信號(hào)發(fā)生器的設(shè)計(jì)
1 引言 傳統(tǒng)的波形發(fā)生器多采用模擬分立元件實(shí)現(xiàn)，產(chǎn)生的波形種類要受到電路硬件的限制，體積大，靈活性和穩(wěn)定性也相對(duì)較差。采用FPGA器件直接實(shí)現(xiàn)多種波形信號(hào)發(fā)生器，配以相應(yīng)的外圍器件實(shí)現(xiàn)的波形發(fā)生器具
-
DSP Builder工具8.0（Altera）
Altera公司發(fā)布具有第二代模型綜合技術(shù)的DSP Builder工具8.0。
-
DSP Builder工具8.0（Altera）
Altera公司發(fā)布具有第二代模型綜合技術(shù)的DSP Builder工具8.0。
-
基于DSP Builder的14階FIR濾波器的設(shè)計(jì)
數(shù)字濾波器在數(shù)字信號(hào)處理的各種應(yīng)用中發(fā)揮著十分重要的作用，他是通過對(duì)采樣數(shù)據(jù)信號(hào)進(jìn)行數(shù)學(xué)運(yùn)算處理來達(dá)到頻域?yàn)V波的目的。數(shù)字濾波器既可以是有限長(zhǎng)單脈沖響應(yīng)(FIR)濾波器也可以是無限長(zhǎng)單脈沖響應(yīng)(IIR)濾波器。在維納濾波器理論發(fā)明的早期，人們使用IIR濾波器，但現(xiàn)在更多是使用FIR濾波器。本文按照Matlab／Simulink／DSP Builder／QuartusⅡ流程，設(shè)計(jì)一個(gè)FIR濾波器。Altera DSP Builder是連接Simulink和QuartusⅡ開發(fā)軟件的DSP開發(fā)工具。在DSP Builder的無縫設(shè)計(jì)流程中，首先在Matlab軟件中進(jìn)行算法設(shè)計(jì)，然后在Simulink軟件中進(jìn)行系統(tǒng)集成，最后將設(shè)計(jì)輸出為硬件描述語言(HDL)文件，以便在QuartusⅡ軟件中使用。
- 得捷芯聞解碼研習(xí)站第一期：探索能源采集芯片的奧義
- 了解華邦優(yōu)質(zhì)技術(shù)資源， 闖三關(guān)，驗(yàn)證您的內(nèi)存/存儲(chǔ)達(dá)人身份
- ST超低功耗MCU來襲，挑戰(zhàn)趣味游戲，見證STM32U3的電池增壽能力
- PI邀您探索神秘節(jié)能空間，點(diǎn)亮你的專屬“智慧客廳”
- 基恩士新型顯微系統(tǒng)產(chǎn)品“VHX-X1系列”來襲，填寫有獎(jiǎng)問卷
- STM32C0系列MCU新品來襲，更高性能+更低成本，你值得擁有
- 挑戰(zhàn)趣味測(cè)試，驗(yàn)證您是存儲(chǔ)達(dá)人還是內(nèi)存大神
