摘要:為實(shí)現(xiàn)對(duì)水聲信號(hào)的多通道同步采集并存儲(chǔ),提出了一種基于FPGA的多通道信號(hào)同步采集、高速大容量實(shí)時(shí)存儲(chǔ)的系統(tǒng)設(shè)計(jì)方案,并完成系統(tǒng)的軟硬件設(shè)計(jì)。該系統(tǒng)的硬件部分采用模塊化設(shè)計(jì),通過FPGA豐富的外圍接口實(shí)
摘要:m序列是一種偽隨機(jī)序列(PN碼),廣泛用于數(shù)據(jù)白噪化、去白噪化、數(shù)據(jù)傳輸加密、解密等通信、控制領(lǐng)域?;贔PGA與Verilog硬件描述語言設(shè)計(jì)井實(shí)現(xiàn)了一種數(shù)據(jù)率按步進(jìn)可調(diào)、低數(shù)據(jù)誤碼率、反饋多項(xiàng)式為的m序列信號(hào)
摘要:針對(duì)增量式光電編碼器經(jīng)典速度測量算法M/T法低速采樣時(shí)間過長和位置測量算法精度不高的問題,本文基于定采樣周期M/T法設(shè)計(jì)實(shí)現(xiàn)了速度和位置測量板卡。采用Xilinx公司的XC3S400 FPGA為核心控制芯片進(jìn)行設(shè)計(jì),并
21ic訊 Altera公司今天宣布,其Arria® V FPGA滿足了杜比實(shí)驗(yàn)室超高清(UHD)顯示創(chuàng)新的Dolby® Vision™圖像處理技術(shù)的高性能需求。杜比視覺的價(jià)值定位是為電視顯示提供完全不同的視覺體驗(yàn),支持內(nèi)容開發(fā)
摘要 多元陣天線陣列常被用于偵查和定位系統(tǒng),相位差變化率則是單站無源定位中常用的觀測參數(shù)。文中介紹了一種基于AD公司多片2.5 GSamplc·s-1的高速AD9739型號(hào)D/A轉(zhuǎn)換器,采用DDS技術(shù)的多通道信號(hào)模擬器。經(jīng)
摘要 RS(Reed—Solomon)編碼是一種具有較強(qiáng)糾錯(cuò)能力的多進(jìn)制BCH編碼,其既可糾正隨機(jī)錯(cuò)誤,又可糾正突發(fā)錯(cuò)誤。RS編譯碼器廣泛應(yīng)用于通信和存儲(chǔ)系統(tǒng),為解決高速存儲(chǔ)器中數(shù)據(jù)可靠性的問題,文中提出了RS編碼的實(shí)
摘要:隨著圖像處理技術(shù)及傳感器技術(shù)的不斷發(fā)展,高清數(shù)字圖像取代模擬圖像成為一種趨勢。設(shè)計(jì)了一種基于HD-SDI技術(shù)的高清圖像處理系統(tǒng),可通過FPGA+DSP架構(gòu)對(duì)1080P全高清圖像進(jìn)行采集和字符疊加,并實(shí)時(shí)進(jìn)行目標(biāo)提
摘要:針對(duì)FPGA訪問USB設(shè)備存在傳輸速率低、資源消耗大、開發(fā)復(fù)雜的缺點(diǎn),提出了一種將ARM處理器與FPGA相結(jié)合實(shí)現(xiàn)高速訪問USB設(shè)備的方案。該方案利用ARM處理器的USB Host讀取USB設(shè)備數(shù)據(jù)井緩存于高速內(nèi)存,采用乒乓
X-fest是一系列免費(fèi)的全日培訓(xùn)研討會(huì),主要面向希望了解如何將現(xiàn)實(shí)解決方案與基于Xilinx的FPGA設(shè)計(jì)平臺(tái)集成起來的嵌入式系統(tǒng)工程師而開設(shè)。Analog Devices, Inc.就宣布將參加Avnet公司舉辦的X-fest 2014技術(shù)培訓(xùn)活
Maxim宣布為三款Xilinx FPGA參考設(shè)計(jì)提供電源管理方案,成為Xilinx UltraScale FPGA電源方案的主要供應(yīng)商。X-Fest 2014展會(huì)期間,系統(tǒng)設(shè)計(jì)人員可通過Xilinx Kintex UltraScale FPGA KCU105評(píng)估板對(duì)Maxim方案進(jìn)行評(píng)估
由于電子設(shè)計(jì)日漸復(fù)雜,設(shè)計(jì)人員通常需要采用各種不同類型的功能,但他們無法具備所有的專業(yè)知識(shí)、資源和時(shí)間。這促使了半導(dǎo)體知識(shí)產(chǎn)權(quán)(SIP)市場的增長,預(yù)計(jì)2017年將達(dá)到57億美元。某些復(fù)雜設(shè)計(jì)使用的各種SIP模塊甚
實(shí)時(shí)計(jì)算經(jīng)常要求中斷針對(duì)事件快速做出響應(yīng)。只要掌握Zynq SoC中斷結(jié)構(gòu)的工作原理,就不難設(shè)計(jì)出中斷驅(qū)動(dòng)型系統(tǒng)。在嵌入式處理中,中斷表示暫時(shí)停止處理器的當(dāng)前活動(dòng)。處理器會(huì)保存當(dāng)前的狀態(tài)并執(zhí)行中斷服務(wù)例程,以
由于其靈活性與高性能,F(xiàn)PGA已經(jīng)在眾多需要計(jì)算復(fù)雜數(shù)學(xué)題或傳遞函數(shù)的工業(yè)、科研、軍事及其它應(yīng)用中找到用武之地??量痰木纫笈c計(jì)算時(shí)延在更關(guān)鍵的應(yīng)用中并不少見。在采用FPGA實(shí)現(xiàn)數(shù)學(xué)函數(shù)時(shí),工程師一般選擇定
在編寫軟件時(shí),您有沒有遇到過無論怎么努力編碼,軟件都不能按您期望的速度運(yùn)行?我遇到過。您有沒有想過,“有沒有什么簡單而且成本不高的方法可將一些代碼輸入多個(gè)定制處理器或定制硬件?”畢竟,您的應(yīng)用
Testbench,就是測試平臺(tái)的意思,具體概念就多不介紹了,相信略懂FPGA的人都知道,編寫Testbench的主要目的是為了對(duì)使用硬件描述語言(HDL)設(shè)計(jì)的電路進(jìn)行仿真驗(yàn)證,測試設(shè)計(jì)電路的功能、部分性能是否與預(yù)期的目標(biāo)相
最近一段時(shí)間一直在研究基于FPGA的圖像處理,乘著這個(gè)機(jī)會(huì)和大家交流一下,自己也順便總結(jié)一下。主要是為了大家對(duì)用FPGA做圖像處理有個(gè)感性的認(rèn)識(shí),如果真要研究的話就得更加深入學(xué)習(xí)了。本人水平有限,如有錯(cuò)誤,歡
美國國家儀器公司將工程的視覺處理移植到FPGA上實(shí)現(xiàn),可獲得更高的處理性能Jeff Bier 是嵌入式視覺聯(lián)盟的創(chuàng)始人,本月在德克薩斯州奧斯汀舉辦的NI WEEK大會(huì)上,Jeff關(guān)注了國家儀器公司的一個(gè)演示系統(tǒng),這個(gè)系統(tǒng)是國
為減少在印制電路板(PCB)設(shè)計(jì)中的面積開銷,介紹一種Flash結(jié)構(gòu)的現(xiàn) 場可編程門陣列(FPGA)器件,進(jìn)而介紹采用該器件搭建基于先進(jìn)精簡指令集機(jī)器(ARM)的片上系統(tǒng)(SOC)電路
由于FPGA的功能日益強(qiáng)大,開發(fā)周期短、可重復(fù)編程等優(yōu)點(diǎn)也越來越明顯,可以在FPGA芯片上集成UART功能模塊,從而簡化電路,縮小PCB面積,提高系統(tǒng)可靠性。此外,F(xiàn)PGA的設(shè)計(jì)具
摘要:在振動(dòng)信號(hào)采集和處理系統(tǒng)設(shè)計(jì)中,信號(hào)的處理時(shí)間與可靠性決定著系統(tǒng)應(yīng)用的可行性。本文設(shè)計(jì)了一種基于FPGA的振動(dòng)信號(hào)采集處理系統(tǒng),該系統(tǒng)通過振動(dòng)信號(hào)采集電路、抗混疊濾波電路、AD采樣電路將電荷信號(hào)轉(zhuǎn)化為