FPGA和Nios II軟核的SD卡文件系統(tǒng)實現(xiàn)方法
Microsemi公司近日介紹對RT ProASIC3 FPGA系列產(chǎn)品添加Extended Flow(E Flow)。該產(chǎn)品系列將在很多關(guān)鍵的航空航天應用領(lǐng)域提供額外的篩選選項和所需的更高級別的可靠性保證。與SRAM FPGA不同,RT ProASIC3 FPGA是首款
臺積電28nm良率大幅提升的利好還沒被市場徹底消化,F(xiàn)PGA業(yè)界雙雄已爭先恐后地發(fā)布20nm FPGA戰(zhàn)略,在性能、功耗、集成度等方面均大幅躍升,蠶食ASIC之勢將愈演愈烈。在45nm工藝節(jié)點,大量ASIC廠商率先量產(chǎn);而到了2
使用FPGA解決DSP設(shè)計難題
目前,臺積電28nm良率大幅提升的利好還沒被市場徹底消化,F(xiàn)PGA業(yè)界雙雄已爭先恐后地發(fā)布20nm FPGA戰(zhàn)略規(guī)劃,在性能、功耗、集成度等方面均大幅躍升,蠶食ASIC之勢將愈演愈烈。在45nm工藝節(jié)點,大量ASIC廠商率先量產(chǎn);而到了28nm工藝時代,率先量產(chǎn)的7家公司中已有兩家是FPGA廠商;在20nm時代,F(xiàn)PGA或?qū)蔚妙^籌。
圖 Altera亞太區(qū)工業(yè)業(yè)務部市場開發(fā)高級經(jīng)理江允貴當前,SoC FPGA在高階工業(yè)應用市場看漲。SoC FPGA整合多元硅智財(IP)與工業(yè)以太網(wǎng)路(Industry Ethernet)通訊協(xié)議,不僅兼具高效能和軟硬件可編程靈活性,更符合IE
萊迪思半導體公司昨日宣布將于12月3日至6日在中國北京舉辦的中國國際社會公共安全產(chǎn)品博覽會(China Security Expo)上展出Varioptic的液體鏡頭技術(shù),使用基于LatticeECP3 FPGA的HDR-60開發(fā)套件實現(xiàn)。萊迪思的展臺位于
近日,新思科技公司(Synopsys, Inc.)宣布推出其SynopsysHAPS®-70系列基于FPGA的原型驗證系統(tǒng),從而擴展了其HAPS產(chǎn)品線以應對系統(tǒng)級芯片(SoC)設(shè)計的不斷增加的規(guī)模及復雜度。HAPS-70系統(tǒng)提供了緊密集成的原型驗證
晶圓代工龍頭臺積電受惠于行動裝置芯片大量導入28納米制程,不僅第4季28納米產(chǎn)能利用率維持滿載,以目前手中掌握的訂單來看,就算明年新產(chǎn)能大量開出,仍可望滿載到明年下半年,持續(xù)推升營收及獲利成長。至于20納米亦
現(xiàn)場可編程門陣列FPGA(Field Programmable GateArray)屬于ASIC產(chǎn)品,通過軟件編程對目標器件的結(jié)構(gòu)和工作方式進行重構(gòu),能隨時對設(shè)計進行調(diào)整,具有集成度高、結(jié)構(gòu)靈活、開發(fā)周期短、快速可靠性高等特點,數(shù)字設(shè)計在
十年前,軟件無線電(SDR )曾是美國五角大樓的官方項目,那時SDR 可重新編程或重新配置的概念在聯(lián)合戰(zhàn)術(shù)無線電系統(tǒng)和其他平臺中人盡皆知,但似乎到后來卻漸漸退出舞臺。然而,有趣的是,一些像Pentek公司的板件供應商
晶圓代工龍頭臺積電受惠于行動裝置芯片大量導入28納米制程,不僅第4季28納米產(chǎn)能利用率維持滿載,以目前手中掌握的訂單來看,就算明年新產(chǎn)能大量開出,仍可望滿載到明年下半年,持續(xù)推升營收及獲利成長。至于20納米亦
晶圓代工龍頭臺積電受惠于行動裝置芯片大量導入28納米制程,不僅第4季28納米產(chǎn)能利用率維持滿載,以目前手中掌握的訂單來看,就算明年新產(chǎn)能大量開出,仍可望滿載到明年下半年,持續(xù)推升營收及獲利成長。 至于2
借力GSD/FPGA 嵌入式系統(tǒng)設(shè)計省時又省力
醫(yī)療設(shè)備的需求與趨勢對FPGA提出的最新要求世界各地對醫(yī)療保健的需求在不斷增長,對保健模式的要求也越來越高。不斷進步的醫(yī)療電子技術(shù)是滿足這些醫(yī)療保健需求的關(guān)鍵。這明顯的體現(xiàn)在兩方面,特別是醫(yī)院環(huán)境中。首先
摘要:文中簡要介紹了一種基于FPGA的多功能數(shù)字鐘設(shè)計方案。在實現(xiàn)數(shù)字鐘計時、校時和整點報時等基本功能的基礎(chǔ)上增加世界時鐘功能,能夠?qū)⒈本r間快速轉(zhuǎn)換為格林威治標準時。該方案采用VHDL和原理圖相結(jié)合的設(shè)計輸
摘要:設(shè)計了一種基于FPGA的多通道直流電機控制系統(tǒng),充分利用FPGA并行控制的特點,采用自項而下的設(shè)計方法,將系統(tǒng)劃分為轉(zhuǎn)速測量模塊,并行控制模塊,PWM生成模塊,電機驅(qū)動模塊。采用Verilog HDL語言實現(xiàn)完成了對
摘要:介紹了RBF神經(jīng)網(wǎng)絡,并采用CORDIC算法實現(xiàn)了其隱層非線性高斯函數(shù)的映射。同時,為縮減ROM表的存儲空間并提高查表效率,本設(shè)計還采用了基于STAM算法的非線性存儲。最后,以Altera公司開發(fā)的EDA工具QuarlusⅡ作
在2012年德國慕尼黑電子元器件貿(mào)易展上,亞德諾半導體公司(ADI)推出了應用JEDEC JESD204B SerDes(串行器/解串器)技術(shù)的FPGA夾層卡(FMC),它可讓數(shù)字和模擬設(shè)計人員簡化高速數(shù)據(jù)轉(zhuǎn)換器與FPGA的連接。FMC176 是一款14位
為打破通訊系統(tǒng)內(nèi)存帶寬限制,華為和Altera將合力研發(fā)以2.5D封裝形式集成FPGA和內(nèi)存單元。華為一位資深科學家表示,這項技術(shù)雖然棘手,但是在網(wǎng)絡中卻是十分關(guān)鍵的。這一消息的公布,使得之前關(guān)于華為或使用ASIC而導