FPGA/EPLD的自上而下(Top-Down)設(shè)計方法: 傳統(tǒng)的設(shè)計手段是采用原理圖輸入的方式進行的,如圖1所示。通過調(diào)用FPGA/EPLD廠商所提供的相應(yīng)物理元件庫,在電路原理圖中繪制所設(shè)計的系統(tǒng),然后通過網(wǎng)表轉(zhuǎn)換產(chǎn)生某一特
FPGA/EPLD的自上而下設(shè)計方法及其優(yōu)缺點介紹
為了解決基于LabVIEWFPGA模塊的DMAFIFO深度設(shè)定不當(dāng)帶來的數(shù)據(jù)不連續(xù)問題,結(jié)合LabVIEWFPGA的編程特點和DMA FIFO的工作原理,提出了一種設(shè)定FIFO深度的方法。對FIFO不同深度的實驗表明,采用該方法設(shè)定的FIFO深度能夠
0 引言 傳統(tǒng)數(shù)字濾波器硬件的實現(xiàn)主要采用專用集成電路(ASIC)和數(shù)字信號處理器(DSP)來實現(xiàn)。FPGA內(nèi)部的功能塊中采用了SRAM的查找表(lo-ok up table,LUT)結(jié)構(gòu),這種結(jié)構(gòu)特別適用于并行處理結(jié)構(gòu),相對于傳統(tǒng)方法來
21ic訊 Analog Devices, Inc.最近推出一款性能領(lǐng)先的16位、1.25 GSPS發(fā)射DAC AD9128,該器件內(nèi)置復(fù)數(shù)數(shù)字調(diào)制功能,并采用JESD204A兼容型串行輸入。AD9128的高速串行接口大大簡化并改善了典型系統(tǒng)實施方案中DAC與FPG
摘要:為了產(chǎn)生穩(wěn)定激勵信號的目的,采用Verilog硬件語言在FPGA上實現(xiàn)了數(shù)字頻率合成器的設(shè)計,該設(shè)計包括累加器、波形存儲器、AD轉(zhuǎn)換、低通濾波器等;對累加器、波形存儲器都進行了仿真,并下載到FPGA中,經(jīng)A/D轉(zhuǎn)換
摘要:高量程加速度傳感器在小信號的激勵下輸出在10 mV以內(nèi),傳統(tǒng)測試系統(tǒng)的噪聲可能覆蓋如此小的電壓信號,使高量程的加速度傳感器無法測試小的加速度信號。針對這一問題提出了基于自動增益切換控制理論的自適應(yīng)數(shù)字
FPGA為車用微控制器提升設(shè)計靈活性
系統(tǒng)級芯片(SoC)解決方案被譽為半導(dǎo)體業(yè)最重要的發(fā)展之一,目前,從數(shù)字手機和數(shù)字電視等消費類電子產(chǎn)品到高端通信LAN/WAN設(shè)備中,這一器件隨處可見。過去,為了創(chuàng)建此類嵌入式系統(tǒng),設(shè)計工程師不得不在處理器、邏輯
0 引言 傳統(tǒng)數(shù)字濾波器硬件的實現(xiàn)主要采用專用集成電路(ASIC)和數(shù)字信號處理器(DSP)來實現(xiàn)。FPGA內(nèi)部的功能塊中采用了SRAM的查找表(lo-ok up table,LUT)結(jié)構(gòu),這種結(jié)構(gòu)特別適用于并行處理結(jié)構(gòu),相對于傳統(tǒng)方法來
0 引言目前,液晶顯示行業(yè)得到迅速的發(fā)展,但由于液晶模塊的生產(chǎn)不可能達到100%的成品率,或多或少地存在缺陷,目前在TFT模塊的生產(chǎn)工藝中就有可能產(chǎn)生點缺陷和線缺陷等。為了及早對產(chǎn)品的質(zhì)量進行檢測,液晶測試儀器成為
Maxim Integrated Products的15種模擬和混合信號外設(shè)模塊能夠插入與Pmod標(biāo)準(zhǔn)兼容的任意FPGA/CPU擴展端口。Maxim推出能夠直接插入符合Digilent Pmod標(biāo)準(zhǔn)的任意FPGA/CPU擴展端口的15個外設(shè)模塊套裝。簡單的連接操作和便
0 引 言隨著我國經(jīng)濟的發(fā)展,機動車輛不斷地增長,現(xiàn)有道路等硬件設(shè)施的增長已經(jīng)滿足不了日益膨脹的交通問題,智能交通系統(tǒng)(Intelligent Transportation System,ITS)越來越受重視。所謂智能交通系統(tǒng)(ITS)就是將先
基于FPGA+嵌入式處理器的違章車輛視頻檢測系統(tǒng)
摘要:在分析了IRIG-B(DC)碼碼型特點的基礎(chǔ)上,提出了一種IRIG-B(DC)時間碼解碼的設(shè)計方法。該方法由少量外圍電路與一片現(xiàn)場可編程門陣列(FPGA)芯片組成,來實現(xiàn)對IRG-B(DC)碼的解碼、1 PPS信號輸出、實時時間顯示以
摘要:以XC2V1500-FPGA為硬件架構(gòu),設(shè)計了一種圖像信號發(fā)生器,作為自適應(yīng)光學(xué)系統(tǒng)波前處理機的信號源,為波前處理機的調(diào)試和算法驗證提供支持。系統(tǒng)采用大容量的NAND型FLASH存儲數(shù)據(jù),存儲容量為1 GB。圖像數(shù)據(jù)通過
21ic訊 S2C宣布,一家總部位于日本的高級圖形知識產(chǎn)權(quán)(IP)供應(yīng)商,TAKUMI 公司,已成功在S2C基于FPGA的快速原型驗證系統(tǒng)上實現(xiàn)了一系列圖形IP核,包括GS3000和GSV3000 IP核。這些TAKUMI IP核已在FPGA里充分驗證,可
摘要:利用功能強大的FPGA實現(xiàn)視頻圖像的一種運動估計設(shè)計,采用的搜索方法是三步搜索法。在進行方案設(shè)計時,本文采用了技術(shù)比較成熟的VHDL語言進行設(shè)計,并使用Quartus II軟件進行時序仿真。由仿真結(jié)果可知,無論是
腦機接口BCI(Brain Computer Interface)是一種新穎的人機接口方式。它的定義是:不依賴于腦的正常輸出通路(外周神經(jīng)系統(tǒng)及肌肉組織)的腦-機(計算機或其他裝置)通訊系統(tǒng)[1]。液晶面板走勢要實現(xiàn)腦機接口,必須有一種能
本文首先提出了一種基于有限狀態(tài)機的電梯控制器算法,然后根據(jù)該算法設(shè)計了一個三層電梯控制器,該電梯控制器的正確性經(jīng)過了仿真驗證和硬件平臺的驗證。本文的電梯控制器設(shè)計,結(jié)合了深圳信息職業(yè)技術(shù)學(xué)院的實際電梯