FPGA

關(guān)注334人關(guān)注

我要報(bào)錯(cuò)

FPGA（Field－Programmable Gate Array），即現(xiàn)場(chǎng)可編程門陣列，它是在PAL、GAL、CPLD等可編程器件的基礎(chǔ)上進(jìn)一步發(fā)展的產(chǎn)物。它是作為專用集成電路（ASIC）領(lǐng)域中的一種半定制電路而出現(xiàn)的，既解決了定制電路的不足，又克服了原有可編程器件門電路數(shù)有限的缺點(diǎn)。

基于FPGA的移動(dòng)通信中卷積碼編碼器設(shè)計(jì)

摘要：卷積碼是一種性能優(yōu)良的差錯(cuò)控制編碼。介紹了卷積碼編碼原理，基于FPGA利用VHDL硬件描述語(yǔ)言實(shí)現(xiàn)了一個(gè)(2，1，9)卷積碼編碼器。給出了仿真結(jié)果，并在FPGA器件上驗(yàn)證實(shí)現(xiàn)。仿真及測(cè)試結(jié)果表明，達(dá)到了預(yù)期的設(shè)計(jì)

通信技術(shù)
2012-06-18

FPGA 移動(dòng)通信編碼器 BSP
FPGA電源需求中三種供電要求解析方案

目前越來(lái)越多的家用電器從低速的撥號(hào)上網(wǎng)向?qū)拵Щヂ?lián)網(wǎng)接入或互聯(lián)網(wǎng)協(xié)議電視(IPTV)轉(zhuǎn)移，尤其是IPTV有望在中國(guó)獲得快速的發(fā)展。比較而言，IPTV的基礎(chǔ)設(shè)施成本相當(dāng)?shù)?，因?yàn)檫@種方法不需要銅軸電纜，而是采用DSL或?qū)拵ф?/p>
線性電源
2012-06-16

供電電源 I/O FPGA
FPGA電源需求中三種供電要求解析方案

目前越來(lái)越多的家用電器從低速的撥號(hào)上網(wǎng)向?qū)拵Щヂ?lián)網(wǎng)接入或互聯(lián)網(wǎng)協(xié)議電視(IPTV)轉(zhuǎn)移，尤其是IPTV有望在中國(guó)獲得快速的發(fā)展。比較而言，IPTV的基礎(chǔ)設(shè)施成本相當(dāng)?shù)?，因?yàn)檫@種方法不需要銅軸電纜，而是采用DSL或?qū)拵ф?/p>
數(shù)字電源
2012-06-16

供電電源 I/O FPGA
基于CPLD的多DSP及FPGA遠(yuǎn)程加載設(shè)計(jì)

摘要：介紹了一種以CPLD為基礎(chǔ)的對(duì)多DSP和FPCA芯片實(shí)現(xiàn)程序遠(yuǎn)程更新、加載的設(shè)計(jì)方法。詳細(xì)分析了軟硬件架構(gòu)及具體實(shí)施方案，對(duì)以DSP+FPCA為架構(gòu)的信號(hào)處理模塊實(shí)現(xiàn)遠(yuǎn)程更新、加載，有重要的使用價(jià)值。關(guān)鍵詞：遠(yuǎn)程

電子設(shè)計(jì)自動(dòng)化
2012-06-15

CPLD 多DSP FPGA BSP
基于FPGA的DDS IP核設(shè)計(jì)

摘要：以Altera公司的QuartusⅡ7．2作為開(kāi)發(fā)工具，研究了基于FPGA的DDS IP核設(shè)計(jì)，并給出基于Signal TapⅡ嵌入式邏輯分析儀的仿真測(cè)試結(jié)果。將設(shè)計(jì)的DDS IP核封裝成為SOPC Builder自定義的組件，結(jié)合32位嵌入式CPU軟

電子設(shè)計(jì)自動(dòng)化
2012-06-15

IP核 DDS FPGA BSP
利用熟悉的計(jì)算模型進(jìn)行設(shè)計(jì)

本文將概括了在LabVIEW中可用的幾種計(jì)算模型，以及何時(shí)使用這些模型的指南。目錄1.引言2.數(shù)據(jù)流3.數(shù)學(xué)文本公式4.ODE建模5.狀態(tài)圖6.中斷驅(qū)動(dòng)式編程7.C 代碼8.案例研究——帶刷直流電機(jī)控制9.如欲了解更多引

測(cè)試測(cè)量
2012-06-15

模型數(shù)據(jù)流 MDASH FPGA
使用R系列智能數(shù)據(jù)采集進(jìn)行比特錯(cuò)誤率測(cè)試

Author(s):Stephen Kulakowski - Harris RF Communications DivisionIndustry:Aerospace/Avionics, Telecommunications, RF/Communications, Government/DefenseProducts:Data Acquisition, Digital I/O, LabVIEW, P

測(cè)試測(cè)量
2012-06-15

LabVIEW 數(shù)據(jù)采集測(cè)試系統(tǒng) FPGA
FPGA融合架構(gòu) 3D封裝成關(guān)鍵支撐技術(shù)

未來(lái)幾年，F(xiàn)PGA融合架構(gòu)的演進(jìn)還在持續(xù)，而這需硬件和軟件的“鼎力相助”。MishaBurich指出，3D封裝和OpenCL將是關(guān)鍵支撐技術(shù)。日前，Altera宣布采用TSMC的CoWoS(基底晶圓芯片生產(chǎn))技術(shù)，開(kāi)發(fā)出全球首顆能

電子設(shè)計(jì)自動(dòng)化
2012-06-15

收發(fā)器 3D封裝 OPENCL FPGA
FPGA融合架構(gòu) 3D封裝成關(guān)鍵支撐技術(shù)

未來(lái)幾年，F(xiàn)PGA融合架構(gòu)的演進(jìn)還在持續(xù)，而這需硬件和軟件的“鼎力相助”。Misha Burich指出，3D封裝和Open CL將是關(guān)鍵支撐技術(shù)。日前，Altera宣布采用TSMC的CoWoS(基底晶圓芯片生產(chǎn))技術(shù)，開(kāi)發(fā)出全球首顆能夠整合多

模擬
2012-06-15

Altera 收發(fā)器 3D封裝 FPGA
5 Gsps高速數(shù)據(jù)采集系統(tǒng)的設(shè)計(jì)與實(shí)現(xiàn)

摘要：以某高速實(shí)時(shí)頻譜儀為應(yīng)用背景，論述了5 Gsps采樣率的高速數(shù)據(jù)采集系統(tǒng)的構(gòu)成和設(shè)計(jì)要點(diǎn)，著重分析了采集系統(tǒng)的關(guān)鍵部分高速ADC(analog to digital，模數(shù)轉(zhuǎn)換器)的設(shè)計(jì)、系統(tǒng)采樣時(shí)鐘設(shè)計(jì)、模數(shù)混合信號(hào)完整性

測(cè)試測(cè)量
2012-06-14

高速數(shù)據(jù)采集系統(tǒng) PS FPGA BSP
基于FPGA的數(shù)字激光自動(dòng)功率控制系統(tǒng)設(shè)計(jì)

摘要：半導(dǎo)體激光器的自動(dòng)功率控制是解決激光器閾值漂移的重要手段，本文設(shè)計(jì)了一個(gè)基于FPGA的數(shù)字激光自動(dòng)功率控制系統(tǒng)，該控制系統(tǒng)主要由光電檢測(cè)、A／D轉(zhuǎn)換、SOC控制、APC判定、PWM反饋輸出及低通濾波幾個(gè)部分組成

電子設(shè)計(jì)自動(dòng)化
2012-06-14

激光控制系統(tǒng)設(shè)計(jì) 自動(dòng)功率控制 FPGA
基于ARM和FPGA的靶場(chǎng)破片測(cè)速系統(tǒng)的設(shè)計(jì)

破片速度是戰(zhàn)斗部爆炸效能*估的一個(gè)重要參數(shù)。傳統(tǒng)的靶場(chǎng)破片測(cè)速系統(tǒng)多使用多路數(shù)據(jù)采集卡設(shè)置好的參數(shù)現(xiàn)場(chǎng)采集標(biāo)靶的試驗(yàn)波形，試驗(yàn)完成后再交由計(jì)算機(jī)進(jìn)行后期處理和解讀以獲取破片速度等參數(shù)。但隨著軍事科技的日

電子設(shè)計(jì)自動(dòng)化
2012-06-14

ARM 控件測(cè)速系統(tǒng) FPGA
FPGA:將融合進(jìn)行到底

從最初膠合邏輯發(fā)家，到不斷集成微處理器、DSP、專用IP等，F(xiàn)PGA迎來(lái)了其硅片融合的“黃金時(shí)代”——不僅拓寬了應(yīng)用領(lǐng)域，承擔(dān)起信號(hào)處理和數(shù)據(jù)運(yùn)算的重要功能，還蠶食了ASIC、DSP等的市場(chǎng)份額。FPGA的發(fā)展史就是將“

消費(fèi)電子
2012-06-13

硅片 Altera 3D封裝 FPGA
FPGA:將融合進(jìn)行到底

從最初膠合邏輯發(fā)家，到不斷集成微處理器、DSP、專用IP等，F(xiàn)PGA迎來(lái)了其硅片融合的“黃金時(shí)代”——不僅拓寬了應(yīng)用領(lǐng)域，承擔(dān)起信號(hào)處理和數(shù)據(jù)運(yùn)算的重要功能，還蠶食了ASIC、DSP等的市場(chǎng)份額。FPGA的發(fā)展史就是將“

消費(fèi)電子
2012-06-13

硅片 Altera 3D封裝 FPGA
基于CPLD的多DSP及FPGA遠(yuǎn)程加載設(shè)計(jì)

摘要：介紹了一種以CPLD為基礎(chǔ)的對(duì)多DSP和FPCA芯片實(shí)現(xiàn)程序遠(yuǎn)程更新、加載的設(shè)計(jì)方法。詳細(xì)分析了軟硬件架構(gòu)及具體實(shí)施方案，對(duì)以DSP+FPCA為架構(gòu)的信號(hào)處理模塊實(shí)現(xiàn)遠(yuǎn)程更新、加載，有重要的使用價(jià)值。關(guān)鍵詞：遠(yuǎn)程

數(shù)字電源
2012-06-13

CPLD 多DSP FPGA BSP
基于FPGA的DDS IP核設(shè)計(jì)

基于FPGA的DDS IP核設(shè)計(jì)

嵌入式軟件
2012-06-13

IP核 DDS FPGA BSP
Microsemi否認(rèn)其FPGA預(yù)留后門存在安全漏洞

針對(duì)日前有報(bào)道稱FPGA預(yù)留后門存在安全隱患，美國(guó)美高森美公司已發(fā)表聲明其ProASIC3 FPGAs開(kāi)發(fā)板的預(yù)留后門不存在會(huì)被破解或者被黑客攻擊的可能。然而，該公司還透露，新一代增強(qiáng)型可編程邏輯器件將會(huì)很快公布。就英

電子設(shè)計(jì)自動(dòng)化
2012-06-12

美高森美安全漏洞 MICROSEMI FPGA
基于FPGA的數(shù)字激光自動(dòng)功率控制系統(tǒng)設(shè)計(jì)

摘要：半導(dǎo)體激光器的自動(dòng)功率控制是解決激光器閾值漂移的重要手段，本文設(shè)計(jì)了一個(gè)基于FPGA的數(shù)字激光自動(dòng)功率控制系統(tǒng)，該控制系統(tǒng)主要由光電檢測(cè)、A／D轉(zhuǎn)換、SOC控制、APC判定、PWM反饋輸出及低通濾波幾個(gè)部分組成

數(shù)字電源
2012-06-12

激光控制系統(tǒng)設(shè)計(jì) 自動(dòng)功率控制 FPGA
基于ARM和FPGA的靶場(chǎng)破片測(cè)速系統(tǒng)的設(shè)計(jì)

基于ARM和FPGA的靶場(chǎng)破片測(cè)速系統(tǒng)的設(shè)計(jì)

嵌入式軟件
2012-06-12

ARM 控件測(cè)速系統(tǒng) FPGA
基于ARM和FPGA的靶場(chǎng)破片測(cè)速系統(tǒng)的設(shè)計(jì)

基于ARM和FPGA的靶場(chǎng)破片測(cè)速系統(tǒng)的設(shè)計(jì)

嵌入式軟件
2012-06-12

ARM 控件測(cè)速系統(tǒng) FPGA

首頁(yè) 上一頁(yè) 187 188 189 190 191 192 193 194 195 196 下一頁(yè) 尾頁(yè)

keyoushide
qutian
一路向北lm
zhangmangui
mark0668
xxz21ic
zhengjianping02
zwm2011
2Q19
shaodeli12
qwwc
abh2019
lxpin
cgd
fjsfsxwz
ccqccqccq
WMIII
ygmdyq77777
13543016677
davidzhu210

www.久久久久|狼友网站av天堂|精品国产无码a片|一级av色欲av|91在线播放视频|亚洲无码主播在线|国产精品草久在线|明星AV网站在线|污污内射久久一区|婷婷综合视频网站

FPGA

基于FPGA的移動(dòng)通信中卷積碼編碼器設(shè)計(jì)

FPGA電源需求中三種供電要求解析方案

FPGA電源需求中三種供電要求解析方案

基于CPLD的多DSP及FPGA遠(yuǎn)程加載設(shè)計(jì)

基于FPGA的DDS IP核設(shè)計(jì)

利用熟悉的計(jì)算模型進(jìn)行設(shè)計(jì)

使用R系列智能數(shù)據(jù)采集進(jìn)行比特錯(cuò)誤率測(cè)試

FPGA融合架構(gòu) 3D封裝成關(guān)鍵支撐技術(shù)

FPGA融合架構(gòu) 3D封裝成關(guān)鍵支撐技術(shù)

5 Gsps高速數(shù)據(jù)采集系統(tǒng)的設(shè)計(jì)與實(shí)現(xiàn)

基于FPGA的數(shù)字激光自動(dòng)功率控制系統(tǒng)設(shè)計(jì)

基于ARM和FPGA的靶場(chǎng)破片測(cè)速系統(tǒng)的設(shè)計(jì)

FPGA:將融合進(jìn)行到底

FPGA:將融合進(jìn)行到底

基于CPLD的多DSP及FPGA遠(yuǎn)程加載設(shè)計(jì)

基于FPGA的DDS IP核設(shè)計(jì)

Microsemi否認(rèn)其FPGA預(yù)留后門存在安全漏洞

基于FPGA的數(shù)字激光自動(dòng)功率控制系統(tǒng)設(shè)計(jì)

基于ARM和FPGA的靶場(chǎng)破片測(cè)速系統(tǒng)的設(shè)計(jì)

基于ARM和FPGA的靶場(chǎng)破片測(cè)速系統(tǒng)的設(shè)計(jì)

相關(guān)標(biāo)簽

關(guān)注此標(biāo)簽的用戶(334人)

熱門活動(dòng)

課程視頻