FPGA

我要報(bào)錯(cuò)

FPGA（Field－Programmable Gate Array），即現(xiàn)場(chǎng)可編程門陣列，它是在PAL、GAL、CPLD等可編程器件的基礎(chǔ)上進(jìn)一步發(fā)展的產(chǎn)物。它是作為專用集成電路（ASIC）領(lǐng)域中的一種半定制電路而出現(xiàn)的，既解決了定制電路的不足，又克服了原有可編程器件門電路數(shù)有限的缺點(diǎn)。

基于FPGA的高速卷積的硬件設(shè)計(jì)實(shí)現(xiàn)

　在數(shù)字信號(hào)處理領(lǐng)域，離散時(shí)間系統(tǒng)的輸出響應(yīng)，可以直接由輸入信號(hào)與系統(tǒng)單位沖激響應(yīng)的離散卷積得到。離散卷積在電子通信領(lǐng)域應(yīng)用廣泛，是工程應(yīng)用的基礎(chǔ)。如果直接在時(shí)域進(jìn)行卷積，卷積過程中所必須的大量乘法和

數(shù)字電源
2010-12-04

FPGA 硬件設(shè)計(jì) BSP RAM
基于FPGA的高速卷積的硬件設(shè)計(jì)實(shí)現(xiàn)

基于FPGA的高速卷積的硬件設(shè)計(jì)實(shí)現(xiàn)

嵌入式教程
2010-12-04

FPGA 硬件設(shè)計(jì) BSP RAM
基于FPGA的人工神經(jīng)網(wǎng)絡(luò)系統(tǒng)的實(shí)現(xiàn)方法

摘要：為了改變?nèi)斯ど窠?jīng)網(wǎng)絡(luò)的研究?jī)H僅局限于算法，只是在通用的串行或并行計(jì)算機(jī)上模擬實(shí)現(xiàn)的現(xiàn)狀，針對(duì)函數(shù)逼近問題，將BP神經(jīng)網(wǎng)絡(luò)的結(jié)構(gòu)分為3個(gè)模塊，采用VHDL語言完成對(duì)各個(gè)模塊的硬件描述，并使用Altera公司的Q

數(shù)字電源
2010-12-04

神經(jīng)網(wǎng)絡(luò) 網(wǎng)絡(luò)系統(tǒng) FPGA BSP
基于FPGA的人工神經(jīng)網(wǎng)絡(luò)系統(tǒng)的實(shí)現(xiàn)方法

基于FPGA的人工神經(jīng)網(wǎng)絡(luò)系統(tǒng)的實(shí)現(xiàn)方法

嵌入式軟件
2010-12-04

神經(jīng)網(wǎng)絡(luò) 網(wǎng)絡(luò)系統(tǒng) FPGA BSP
基于單片機(jī)和FPGA的位移測(cè)量裝置的設(shè)計(jì)

摘要：基于電感式傳感器測(cè)量磁芯位移的原理，以單片機(jī)和FPGA為控制中心，由DDS產(chǎn)生的正弦信號(hào)經(jīng)差分放大，并經(jīng)過差動(dòng)變壓器的差分耦合，對(duì)兩路輸出信號(hào)放大整流后，采集數(shù)據(jù)，對(duì)所得的數(shù)據(jù)進(jìn)行處理，實(shí)現(xiàn)了磁芯位

單片機(jī)
2010-12-03

基于單片機(jī) 位移測(cè)量裝置 FPGA BSP
AFDX-ES SoC驗(yàn)證平臺(tái)的構(gòu)建與實(shí)現(xiàn)

摘要：以SoC軟硬件協(xié)同設(shè)計(jì)方法學(xué)及驗(yàn)證方法學(xué)為指導(dǎo)，系統(tǒng)介紹了以ARM9為核心的AFDX-ES SoC設(shè)計(jì)過程中，軟硬件協(xié)同設(shè)計(jì)和驗(yàn)證平臺(tái)的構(gòu)建過程及具體實(shí)施。應(yīng)用實(shí)踐表明該平臺(tái)具有良好的實(shí)用價(jià)值。航空系

電子設(shè)計(jì)自動(dòng)化
2010-12-02

軟硬件 SOC驗(yàn)證 AFDX FPGA
8nm工藝等列入合作范圍，Achronix委托英特爾制造FPGA

“與美國(guó)英特爾的合作關(guān)系并不會(huì)止步于22nm工藝。還將15nm、11nm以及8nm工藝列入了合作范圍”（美國(guó)Achronix Semiconductor主席兼首席執(zhí)行官John Lofton Holt）。FPGA供應(yīng)商Achronix于2010年11月宣布，已就采用英特爾

模擬
2010-12-01

英特爾 NI AC FPGA
DDS原理及基于FPGA的實(shí)現(xiàn)

本文主要介紹了DDS的原理及通過FPGA來實(shí)現(xiàn)。

電子設(shè)計(jì)自動(dòng)化
2010-11-30

相位 DDS FPGA BSP
電子科技大學(xué)與賽靈思FPGA聯(lián)合實(shí)驗(yàn)室正式揭牌

2010年11月11日，杭州電子科技大學(xué)與XILINX FPGA聯(lián)合實(shí)驗(yàn)室揭牌在杭州電子科技大學(xué)物通信工程會(huì)議中心隆重舉行。XILINX中國(guó)大學(xué)計(jì)劃部經(jīng)理謝凱年先生，杭州電子科技大學(xué)教務(wù)處陳臨強(qiáng)處長(zhǎng)，杭州電子科技大學(xué)通信工程學(xué)

電子設(shè)計(jì)自動(dòng)化
2010-11-30

Xilinx 賽靈思電子科技大學(xué) FPGA
儀器及醫(yī)療電子的發(fā)展趨勢(shì)

本文將只專注于兩個(gè)方面：高端成像系統(tǒng)和便攜式診斷系統(tǒng)。這兩種類型的應(yīng)用都具有相似的需求，即能夠提供高性能和高精度的組件?！　∫陨咸岬降南到y(tǒng)需要準(zhǔn)確的測(cè)量，精確的數(shù)據(jù)處理和高度復(fù)雜的數(shù)字處理，特別是輸出

醫(yī)療電子
2010-11-30

醫(yī)療電子儀器 FPGA BSP
基于FPGA的PPM系統(tǒng)設(shè)計(jì)與實(shí)現(xiàn)

在滿足性能需求的情況下消耗較少的邏輯資源關(guān)鍵詞： PPM FPGA 摘要：給出了脈沖位置調(diào)制(PPM)系統(tǒng)的設(shè)計(jì)方案，并基于FPGA通過簡(jiǎn)明的Verilog代碼實(shí)現(xiàn)了該設(shè)計(jì)，時(shí)序仿真結(jié)果驗(yàn)證了所設(shè)計(jì)的系統(tǒng)能夠滿

電子設(shè)計(jì)自動(dòng)化
2010-11-30

信號(hào) 系統(tǒng)設(shè)計(jì) PPM FPGA
聯(lián)電65納米eFlash制程搶先問世

搶在臺(tái)積電之前，聯(lián)電日前率先與合作伙伴美高森美(Microsemi)共同發(fā)布首款采用65納米嵌入式快閃(EmbeddedFlash,eFlash)制程技術(shù)生產(chǎn)的現(xiàn)場(chǎng)可編程門陣列(FPGA)平臺(tái)，讓eFlash制程技術(shù)順利邁入65納米世代，對(duì)其未來進(jìn)一

模擬
2010-11-30

聯(lián)電美高森美 Flash FPGA
醫(yī)療電子儀器器械技術(shù)發(fā)展趨勢(shì)

　　本文將只專注于兩個(gè)方面：高端成像系統(tǒng)和便攜式診斷系統(tǒng)。這兩種類型的應(yīng)用都具有相似的需求，即能夠提供高性能和高精度的組件?！　∫陨咸岬降南到y(tǒng)需要準(zhǔn)確的測(cè)量，精確的數(shù)據(jù)處理和高度復(fù)雜的數(shù)字處理，特別是

醫(yī)療電子
2010-11-30

醫(yī)療電子電子儀器 FPGA BSP
AFDX-ES SoC驗(yàn)證平臺(tái)的構(gòu)建與實(shí)現(xiàn)

AFDX-ES SoC驗(yàn)證平臺(tái)的構(gòu)建與實(shí)現(xiàn)

嵌入式軟件
2010-11-29

軟硬件 SOC驗(yàn)證 AFDX FPGA
AFDX-ES SoC驗(yàn)證平臺(tái)的構(gòu)建與實(shí)現(xiàn)

AFDX-ES SoC驗(yàn)證平臺(tái)的構(gòu)建與實(shí)現(xiàn)

嵌入式軟件
2010-11-29

軟硬件 SOC驗(yàn)證 AFDX FPGA
AFDX-ES SoC驗(yàn)證平臺(tái)的構(gòu)建與實(shí)現(xiàn)

AFDX-ES SoC驗(yàn)證平臺(tái)的構(gòu)建與實(shí)現(xiàn)

嵌入式軟件
2010-11-29

軟硬件 SOC驗(yàn)證 AFDX FPGA
基于多DSP+FPGA的衛(wèi)星遙感圖像壓縮系統(tǒng)設(shè)計(jì)

　目前的衛(wèi)星遙感圖像壓縮系統(tǒng)硬件方案大多基于高性能可編程邏輯器件FPGA[2-4]。但這種方案整系統(tǒng)成本居高不下，且FPGA存在單粒子翻轉(zhuǎn)效應(yīng)。因此，筆者提出一種多DSP+FPGA的硬件設(shè)計(jì)結(jié)構(gòu)，使用DSP取代FPGA完成核心算法，而僅用一個(gè)FPGA進(jìn)行管理和控制。該硬件設(shè)計(jì)成本較低。

工業(yè)控制
2010-11-29

系統(tǒng)設(shè)計(jì) 圖像壓縮系統(tǒng) 衛(wèi)星遙感圖像 FPGA
基于多DSP+FPGA的衛(wèi)星遙感圖像壓縮系統(tǒng)設(shè)計(jì)

　目前的衛(wèi)星遙感圖像壓縮系統(tǒng)硬件方案大多基于高性能可編程邏輯器件FPGA[2-4]。但這種方案整系統(tǒng)成本居高不下，且FPGA存在單粒子翻轉(zhuǎn)效應(yīng)。因此，筆者提出一種多DSP+FPGA的硬件設(shè)計(jì)結(jié)構(gòu)，使用DSP取代FPGA完成核心算法，而僅用一個(gè)FPGA進(jìn)行管理和控制。該硬件設(shè)計(jì)成本較低。

數(shù)字電源
2010-11-27

系統(tǒng)設(shè)計(jì) 圖像壓縮系統(tǒng) 衛(wèi)星遙感圖像 FPGA
基于FPGA的高速同步HDLC通信控制器設(shè)計(jì)

摘要：高級(jí)數(shù)據(jù)鏈路控制HDLC協(xié)議是一種面向比特的鏈路層協(xié)議，具有同步傳輸數(shù)據(jù)、冗余度低等特點(diǎn)，是在通信領(lǐng)域中應(yīng)用最廣泛的鏈路層協(xié)議之一。提出實(shí)現(xiàn)HDLC通信協(xié)議的主要模塊——CRC校驗(yàn)?zāi)K及‘0&

電子設(shè)計(jì)自動(dòng)化
2010-11-25

通信控制器控制器設(shè)計(jì) HDLC FPGA
聯(lián)電65納米eFlash制程搶先問世

搶在臺(tái)積電之前，聯(lián)電日前率先與合作伙伴美高森美(Microsemi)共同發(fā)布首款采用65奈米嵌入式快閃(Embedded Flash,eFlash)制程技術(shù)生產(chǎn)的現(xiàn)場(chǎng)可編程門陣列(FPGA)平臺(tái)，讓eFlash制程技術(shù)順利邁入65奈米世代，對(duì)其未來進(jìn)

智能硬件
2010-11-24

聯(lián)電美高森美 Flash FPGA

首頁上一頁 257 258 259 260 261 262 263 264 265 266 下一頁尾頁

www.久久久久|狼友网站av天堂|精品国产无码a片|一级av色欲av|91在线播放视频|亚洲无码主播在线|国产精品草久在线|明星AV网站在线|污污内射久久一区|婷婷综合视频网站

FPGA

基于FPGA的高速卷積的硬件設(shè)計(jì)實(shí)現(xiàn)

基于FPGA的高速卷積的硬件設(shè)計(jì)實(shí)現(xiàn)

基于FPGA的人工神經(jīng)網(wǎng)絡(luò)系統(tǒng)的實(shí)現(xiàn)方法

基于FPGA的人工神經(jīng)網(wǎng)絡(luò)系統(tǒng)的實(shí)現(xiàn)方法

基于單片機(jī)和FPGA的位移測(cè)量裝置的設(shè)計(jì)

AFDX-ES SoC驗(yàn)證平臺(tái)的構(gòu)建與實(shí)現(xiàn)

8nm工藝等列入合作范圍，Achronix委托英特爾制造FPGA

DDS原理及基于FPGA的實(shí)現(xiàn)

電子科技大學(xué)與賽靈思FPGA聯(lián)合實(shí)驗(yàn)室正式揭牌

儀器及醫(yī)療電子的發(fā)展趨勢(shì)

基于FPGA的PPM系統(tǒng)設(shè)計(jì)與實(shí)現(xiàn)

聯(lián)電65納米eFlash制程搶先問世

醫(yī)療電子儀器器械技術(shù)發(fā)展趨勢(shì)

AFDX-ES SoC驗(yàn)證平臺(tái)的構(gòu)建與實(shí)現(xiàn)

AFDX-ES SoC驗(yàn)證平臺(tái)的構(gòu)建與實(shí)現(xiàn)

AFDX-ES SoC驗(yàn)證平臺(tái)的構(gòu)建與實(shí)現(xiàn)

基于多DSP+FPGA的衛(wèi)星遙感圖像壓縮系統(tǒng)設(shè)計(jì)

基于多DSP+FPGA的衛(wèi)星遙感圖像壓縮系統(tǒng)設(shè)計(jì)

基于FPGA的高速同步HDLC通信控制器設(shè)計(jì)

聯(lián)電65納米eFlash制程搶先問世

相關(guān)標(biāo)簽

關(guān)注此標(biāo)簽的用戶(人)

熱門活動(dòng)

課程視頻