基于FPGA的嵌入式系統(tǒng)XBD文件設(shè)計(jì)
基于FPGA的雙模前置小數(shù)分頻器的設(shè)計(jì)
FPGA MC-CDMA 基帶系統(tǒng) 移動(dòng)通信 摘 要: MIMO技術(shù)、多載波技術(shù)與鏈路自適應(yīng)技術(shù)是未來(lái)移動(dòng)通信系統(tǒng)最值得關(guān)注的幾種物理層技術(shù)。MIMO技術(shù)在提高系統(tǒng)頻譜利用率方面性能卓越,多載波CDMA技術(shù)則能有效地對(duì)抗頻率選
摘要:提出了一種基于FPGA 的數(shù)字幅頻均衡功率放大器的設(shè)計(jì)方案。系統(tǒng)在完成基于AD620前級(jí)小信號(hào)放大電路設(shè)計(jì)的基礎(chǔ)上,分析了阻帶網(wǎng)絡(luò)的幅頻特性;結(jié)合分析結(jié)果與FIR 濾波算法給出了相應(yīng)的濾波器組成方案。后級(jí)功
在一個(gè)領(lǐng)域中,如果唯一不變的是變化,那么不需要對(duì)電子技術(shù)和設(shè)計(jì)方法的發(fā)展變化做多少回顧,就能見(jiàn)證到變化是如何使設(shè)計(jì)工程師能夠創(chuàng)建出下一代創(chuàng)新產(chǎn)品。微處理器得到大規(guī)模應(yīng)用后,價(jià)廉物美的新技術(shù)為基于軟件
摘要:現(xiàn)代測(cè)試領(lǐng)城中,經(jīng)常需要信號(hào)發(fā)生器提供多種多樣的的測(cè)試信號(hào)去檢驗(yàn)實(shí)際電路中存在的設(shè)計(jì)問(wèn)題。傳統(tǒng)的信號(hào)發(fā)生器多采用模擬電路搭建。以正弦波信號(hào)發(fā)生器為例,結(jié)合DDS直接數(shù)字合成技術(shù),基于FPGA設(shè)計(jì)其他外圍
摘 要:設(shè)計(jì)了根據(jù)車牌的彩色特征對(duì)車牌位置進(jìn)行粗定位,再利用車牌字符二值化特征來(lái)精確定位的雙重車牌定位方法。在中值濾波和二值化等預(yù)處理后,提取出車牌中的字母和數(shù)字字符并建立相應(yīng)的模板,通過(guò)字符歸一化在N
摘 要:設(shè)計(jì)了根據(jù)車牌的彩色特征對(duì)車牌位置進(jìn)行粗定位,再利用車牌字符二值化特征來(lái)精確定位的雙重車牌定位方法。在中值濾波和二值化等預(yù)處理后,提取出車牌中的字母和數(shù)字字符并建立相應(yīng)的模板,通過(guò)字符歸一化在N
基于FPGA 的車牌字符識(shí)別方法的研究
1. 必須清楚自己究竟適合不適合做工程師??纯醋约旱男愿裉攸c(diǎn),是不是特別安靜,又耐得住寂寞。因?yàn)镕PGA工程師是一個(gè)辛苦的工作,不但要通過(guò)不斷學(xué)習(xí)研究提升自己的設(shè)計(jì)水平,還要經(jīng)常性的熬夜加班敲寫代碼,如果
摘要:提出了一種基于FPGA 的數(shù)字幅頻均衡功率放大器的設(shè)計(jì)方案。系統(tǒng)在完成基于AD620前級(jí)小信號(hào)放大電路設(shè)計(jì)的基礎(chǔ)上,分析了阻帶網(wǎng)絡(luò)的幅頻特性;結(jié)合分析結(jié)果與FIR 濾波算法給出了相應(yīng)的濾波器組成方案。后級(jí)功
摘要:現(xiàn)代測(cè)試領(lǐng)城中,經(jīng)常需要信號(hào)發(fā)生器提供多種多樣的的測(cè)試信號(hào)去檢驗(yàn)實(shí)際電路中存在的設(shè)計(jì)問(wèn)題。傳統(tǒng)的信號(hào)發(fā)生器多采用模擬電路搭建。以正弦波信號(hào)發(fā)生器為例,結(jié)合DDS直接數(shù)字合成技術(shù),基于FPGA設(shè)計(jì)其他外圍
摘要:現(xiàn)代測(cè)試領(lǐng)城中,經(jīng)常需要信號(hào)發(fā)生器提供多種多樣的的測(cè)試信號(hào)去檢驗(yàn)實(shí)際電路中存在的設(shè)計(jì)問(wèn)題。傳統(tǒng)的信號(hào)發(fā)生器多采用模擬電路搭建。以正弦波信號(hào)發(fā)生器為例,結(jié)合DDS直接數(shù)字合成技術(shù),基于FPGA設(shè)計(jì)其他外圍
采用90nm工藝制造的DDR3 SDRAM存儲(chǔ)器架構(gòu)支持總線速率為600 Mbps-1.6 Gbps (300-800 MHz)的高帶寬,工作電壓低至1.5V,因此功耗小,存儲(chǔ)密度更可高達(dá)2Gbits。該架構(gòu)無(wú)疑速度更快,容量更大,單位比特的功耗更低,但問(wèn)
摘 要: 基于FPGA芯片Stratix II EP2S60F672C4設(shè)計(jì)了一個(gè)適用于寬帶數(shù)字接收機(jī)的帶寬可變的數(shù)字下變頻器(VB-DDC)。該VB-DDC結(jié)合傳統(tǒng)數(shù)字下變頻結(jié)構(gòu)與多相濾波結(jié)構(gòu)的優(yōu)點(diǎn),實(shí)現(xiàn)了對(duì)輸入中頻信號(hào)的高效高速處理,同
隨著通信協(xié)議的發(fā)展及多樣化,協(xié)議處理部分PE在硬件轉(zhuǎn)發(fā)實(shí)現(xiàn)方面,普遍采用現(xiàn)有的商用芯片NP(Network Processor,網(wǎng)絡(luò)處理器)來(lái)完成,流量管理部分需要根據(jù)系統(tǒng)的需要進(jìn)行定制或采用商用芯片來(lái)完成。在很多情況下NP
美國(guó)Achronix半導(dǎo)體(Achronix Semiconductor)于當(dāng)?shù)貢r(shí)間2010年11月1日宣布,將采用英特爾的22nm級(jí)工藝制造該公司的新型FPGA“Speedster22i”。 估計(jì)這是英特爾首次制造其他公司的LSI。不過(guò),產(chǎn)量不到英特爾整體
基于FPGA的音樂(lè)播放控制電路設(shè)計(jì)
面對(duì)似乎層出不窮的新 I/O 標(biāo)準(zhǔn),目前嵌入式系統(tǒng)設(shè)計(jì)人員繼續(xù)依靠 FPGA 來(lái)部署系統(tǒng)日益重要的外部 I/O 接口,這點(diǎn)絲毫不足為奇。FPGA 可提供大量可配置的 I/O,能在適當(dāng) IP 基礎(chǔ)上支持幾乎無(wú)限多種高度復(fù)雜的 I/O
基于FMC標(biāo)準(zhǔn)的FPGA夾層卡I/O設(shè)計(jì)