FPGA

我要報(bào)錯(cuò)

FPGA（Field－Programmable Gate Array），即現(xiàn)場(chǎng)可編程門陣列，它是在PAL、GAL、CPLD等可編程器件的基礎(chǔ)上進(jìn)一步發(fā)展的產(chǎn)物。它是作為專用集成電路（ASIC）領(lǐng)域中的一種半定制電路而出現(xiàn)的，既解決了定制電路的不足，又克服了原有可編程器件門電路數(shù)有限的缺點(diǎn)。

基于FPGA的迭代層析重建中的小數(shù)處理方法

發(fā)射光譜層析(EST)技術(shù)是一種不干擾原待測(cè)場(chǎng)分布的測(cè)量診斷技術(shù)，他在熱物理量測(cè)試、等離子體診斷等方面顯示出了極大的優(yōu)越性，尤其是在場(chǎng)分布測(cè)量方面，幾乎是其他方法不可替代的，是測(cè)量三維流場(chǎng)內(nèi)部物理量分布的一種常用方法。傳統(tǒng)的層析重建技術(shù)，通常是利用軟件編程在計(jì)算機(jī)上直接完成，這要花費(fèi)很長(zhǎng)的時(shí)間，無法滿足實(shí)時(shí)重建時(shí)對(duì)速度的要求，現(xiàn)在已有研究者開始著手研究在硬件(例如FPGA和DSP)上來實(shí)現(xiàn)層析重建技術(shù)，例如：在FPGA上實(shí)現(xiàn)ART算法。但是，由于ART算法在重建圖像時(shí)對(duì)噪聲的抑制能力較差，迭代格式

數(shù)字電源
2008-06-22

FPGA 二進(jìn)制 IEEE標(biāo)準(zhǔn) IP核
基于FPGA的迭代層析重建中的小數(shù)處理方法

基于FPGA的迭代層析重建中的小數(shù)處理方法

嵌入式教程
2008-06-22

FPGA 二進(jìn)制 IEEE標(biāo)準(zhǔn) IP核
基于FPGA的數(shù)字電視信號(hào)發(fā)生器的設(shè)計(jì)與實(shí)現(xiàn)

基于FPGA的數(shù)字電視信號(hào)發(fā)生器的設(shè)計(jì)與實(shí)現(xiàn)

嵌入式教程
2008-06-22

數(shù)字電視信號(hào)發(fā)生器電視信號(hào) FPGA
集成XA FPGA和IP的解決方案（Xilinx）

賽靈思公司（Xilinx, Inc）推出一款集成了賽靈思汽車（XA）現(xiàn)場(chǎng)可編程門陣列（FPGA）和知識(shí)產(chǎn)權(quán)（IP）的解決方案。

電子設(shè)計(jì)自動(dòng)化
2008-06-20

Xilinx 集成 IP FPGA
集成XA FPGA和IP的解決方案（Xilinx）

集成XA FPGA和IP的解決方案（Xilinx）

嵌入式軟件
2008-06-17

Xilinx 集成 IP FPGA
FPGA系統(tǒng)的供電要求和最新DC/DC穩(wěn)壓器解決方案

隨著FPGA制造工藝尺寸持續(xù)縮小、設(shè)計(jì)配置更加靈活，以及采用FPGA的系統(tǒng)的不斷發(fā)展，原來只采用微處理器和ASIC的應(yīng)用現(xiàn)在也可以用FPGA來實(shí)現(xiàn)了。最近FPGA供應(yīng)商推出的新型可編程器件進(jìn)一步縮小了FPGA和ASIC之間的性能差別。盡管這類器件的可配置性對(duì)設(shè)計(jì)工程師很有吸引力，但使用這些器件所涉及的復(fù)雜設(shè)計(jì)規(guī)則和接口協(xié)議，要求設(shè)計(jì)工程師經(jīng)過全面的培訓(xùn)，并需要進(jìn)行參考設(shè)計(jì)評(píng)估、設(shè)計(jì)仿真和驗(yàn)證工作。另一方面，F(xiàn)PGA應(yīng)用中非常復(fù)雜的模擬設(shè)計(jì)，例如用于內(nèi)核、I/O、存儲(chǔ)器、時(shí)鐘和其它電壓軌的DC/DC穩(wěn)壓器，

電源
2008-06-16

供電穩(wěn)壓器 DC/DC FPGA
FPGA系統(tǒng)的供電要求和最新DC/DC穩(wěn)壓器解決方案

隨著FPGA制造工藝尺寸持續(xù)縮小、設(shè)計(jì)配置更加靈活，以及采用FPGA的系統(tǒng)的不斷發(fā)展，原來只采用微處理器和ASIC的應(yīng)用現(xiàn)在也可以用FPGA來實(shí)現(xiàn)了。最近FPGA供應(yīng)商推出的新型可編程器件進(jìn)一步縮小了FPGA和ASIC之間的性能差別。盡管這類器件的可配置性對(duì)設(shè)計(jì)工程師很有吸引力，但使用這些器件所涉及的復(fù)雜設(shè)計(jì)規(guī)則和接口協(xié)議，要求設(shè)計(jì)工程師經(jīng)過全面的培訓(xùn)，并需要進(jìn)行參考設(shè)計(jì)評(píng)估、設(shè)計(jì)仿真和驗(yàn)證工作。另一方面，F(xiàn)PGA應(yīng)用中非常復(fù)雜的模擬設(shè)計(jì)，例如用于內(nèi)核、I/O、存儲(chǔ)器、時(shí)鐘和其它電壓軌的DC/DC穩(wěn)壓器，

功率器件
2008-06-16

供電穩(wěn)壓器 DC/DC FPGA
FPGA系統(tǒng)的供電要求和最新DC/DC穩(wěn)壓器解決方案

FPGA系統(tǒng)的供電要求和最新DC/DC穩(wěn)壓器解決方案

嵌入式教程
2008-06-16

供電穩(wěn)壓器 DC/DC FPGA
基于ARM的可定制MCU可承擔(dān)FPGA的工作

如今的產(chǎn)品生命周期可能短至六個(gè)月，因此在這種情況下要想取得定制ASIC的低成本、低功耗和高性能優(yōu)勢(shì)幾乎是不可能的。定制ASIC的設(shè)計(jì)周期通常要一年左右，這通常要比終端產(chǎn)品的生命周期還要長(zhǎng)。另外，標(biāo)準(zhǔn)單元ASIC還具有NRE費(fèi)用(非重復(fù)工程成本)，對(duì)于基本的0.13微米設(shè)計(jì)，該成本約為30萬美元，而對(duì)于具有復(fù)雜IP內(nèi)容的90nm設(shè)計(jì)將超過100萬美元。因而當(dāng)每年的批量小于10萬片時(shí)，從經(jīng)濟(jì)角度看就不具有可行性。

數(shù)字電源
2008-06-15

ARM MCU ASIC FPGA
基于ARM的可定制MCU可承擔(dān)FPGA的工作

基于ARM的可定制MCU可承擔(dān)FPGA的工作

嵌入式教程
2008-06-15

ARM MCU ASIC FPGA
FPGA+DSP實(shí)時(shí)三維圖像信息處理系統(tǒng)

一種基于高性能FPGA+DSP核心架構(gòu)的實(shí)時(shí)三維圖像信息處理系統(tǒng)。介紹了系統(tǒng)硬件結(jié)構(gòu)和數(shù)據(jù)處理流程，按模塊分析了硬件設(shè)計(jì)和邏輯連接，給出了圖像預(yù)處理和三維重建算法的硬件實(shí)現(xiàn)流程。

電子設(shè)計(jì)自動(dòng)化
2008-06-11

DSP 信息處理系統(tǒng) 三維圖像 FPGA
基于FPGA的通用開關(guān)電源控制器硬件模擬開發(fā)平臺(tái)的設(shè)計(jì)與實(shí)現(xiàn)

設(shè)計(jì)了一套基于FPGA的通用離線開關(guān)電源硬件模擬開發(fā)平臺(tái)，并對(duì)此硬件開發(fā)平臺(tái)的硬件組成及工作原理進(jìn)行了分析。利用此硬件開發(fā)平臺(tái)對(duì)開關(guān)電源控制器進(jìn)行硬件模擬，可以彌補(bǔ)控制芯片設(shè)計(jì)過程中軟件仿真的不足，大大縮短控制芯片開發(fā)周期。

電子設(shè)計(jì)自動(dòng)化
2008-06-11

開發(fā)平臺(tái) 硬件模擬 FPGA
FPGA+DSP實(shí)時(shí)三維圖像信息處理系統(tǒng)

一種基于高性能FPGA+DSP核心架構(gòu)的實(shí)時(shí)三維圖像信息處理系統(tǒng)。介紹了系統(tǒng)硬件結(jié)構(gòu)和數(shù)據(jù)處理流程，按模塊分析了硬件設(shè)計(jì)和邏輯連接，給出了圖像預(yù)處理和三維重建算法的硬件實(shí)現(xiàn)流程。

數(shù)字電源
2008-06-08

DSP 信息處理系統(tǒng) 三維圖像 FPGA
基于FPGA的通用開關(guān)電源控制器硬件模擬開發(fā)平臺(tái)的設(shè)計(jì)與實(shí)現(xiàn)

設(shè)計(jì)了一套基于FPGA的通用離線開關(guān)電源硬件模擬開發(fā)平臺(tái)，并對(duì)此硬件開發(fā)平臺(tái)的硬件組成及工作原理進(jìn)行了分析。利用此硬件開發(fā)平臺(tái)對(duì)開關(guān)電源控制器進(jìn)行硬件模擬，可以彌補(bǔ)控制芯片設(shè)計(jì)過程中軟件仿真的不足，大大縮短控制芯片開發(fā)周期。

數(shù)字電源
2008-06-08

開發(fā)平臺(tái) 硬件模擬 FPGA
IC市場(chǎng)低迷賽靈思與QuickLogic均宣布裁員

在IC市場(chǎng)低迷之際，賽靈思(Xilinx)和QuickLogic Corp.這兩家FPGA廠商最近分別宣布裁員。賽靈思表示，受重組影響，它將削減大約250個(gè)職位，約占公司員工數(shù)量的7%。該公司表示，預(yù)計(jì)這次裁員將在下一財(cái)季結(jié)

消費(fèi)電子
2008-06-08

賽靈思 BSP QUICKLOGIC FPGA
利用可定制微控制器優(yōu)化算法設(shè)計(jì)

從全球定位系統(tǒng)到音視頻媒體流處理，這些應(yīng)用都需要實(shí)時(shí)地執(zhí)行復(fù)雜的算法，很多這些算法都需要遵從定期更新的行業(yè)標(biāo)準(zhǔn)。工程師開發(fā)這些應(yīng)用面臨的挑戰(zhàn)是在單位成本、外形尺寸和功耗，以及嚴(yán)格的成本和開發(fā)時(shí)間約束下，優(yōu)化這些算法的執(zhí)行，這些產(chǎn)品通常是大批量生產(chǎn)。終端用戶產(chǎn)品必須能以合理的成本對(duì)處理算法進(jìn)行升級(jí)。

工業(yè)控制
2008-06-06

軟件微控制器金屬 FPGA
DSP+FPGA在高速高精運(yùn)動(dòng)控制器中的應(yīng)用

數(shù)字信號(hào)處理器具有高效的數(shù)值運(yùn)算能力,并能提供良好的開發(fā)環(huán)境,而可編程邏輯器件具有高度靈活的可配置性.本文描述了通過采用TMS320032浮點(diǎn)DSP和可編程邏輯器件(FPGA)的組合運(yùn)用來構(gòu)成高速高精運(yùn)動(dòng)控制器,該系統(tǒng)通過B樣條插值算法對(duì)運(yùn)動(dòng)曲線進(jìn)行平滑處理以及運(yùn)用離散PID算法對(duì)運(yùn)動(dòng)過程加以控制.

電子設(shè)計(jì)自動(dòng)化
2008-06-05

DSP 運(yùn)動(dòng)控制器 BSP FPGA
FPGA走向40nm

去年10月， Altera公司在北京宣布了該公司的45nm FPGA的生產(chǎn)計(jì)劃。今年5月20日，Altera公司在北京發(fā)布了采用最新工藝制程的FPGA和HardCopy ASIC，并非45nm，而是TSMC今年3月才發(fā)布的40nm工藝。面對(duì)大家的疑問，Alter

電子設(shè)計(jì)自動(dòng)化
2008-06-04

Altera ASIC STRATIX FPGA

首頁上一頁 323 324 325 326 327 328 329 330 331 332 下一頁尾頁

www.久久久久|狼友网站av天堂|精品国产无码a片|一级av色欲av|91在线播放视频|亚洲无码主播在线|国产精品草久在线|明星AV网站在线|污污内射久久一区|婷婷综合视频网站

FPGA

基于FPGA的迭代層析重建中的小數(shù)處理方法

基于FPGA的迭代層析重建中的小數(shù)處理方法

基于FPGA的數(shù)字電視信號(hào)發(fā)生器的設(shè)計(jì)與實(shí)現(xiàn)

集成XA FPGA和IP的解決方案（Xilinx）

集成XA FPGA和IP的解決方案（Xilinx）

FPGA系統(tǒng)的供電要求和最新DC/DC穩(wěn)壓器解決方案

FPGA系統(tǒng)的供電要求和最新DC/DC穩(wěn)壓器解決方案

FPGA系統(tǒng)的供電要求和最新DC/DC穩(wěn)壓器解決方案

基于ARM的可定制MCU可承擔(dān)FPGA的工作

基于ARM的可定制MCU可承擔(dān)FPGA的工作

FPGA+DSP實(shí)時(shí)三維圖像信息處理系統(tǒng)

基于FPGA的通用開關(guān)電源控制器硬件模擬開發(fā)平臺(tái)的設(shè)計(jì)與實(shí)現(xiàn)

FPGA+DSP實(shí)時(shí)三維圖像信息處理系統(tǒng)

基于FPGA的通用開關(guān)電源控制器硬件模擬開發(fā)平臺(tái)的設(shè)計(jì)與實(shí)現(xiàn)

IC市場(chǎng)低迷賽靈思與QuickLogic均宣布裁員

利用可定制微控制器優(yōu)化算法設(shè)計(jì)

DSP+FPGA在高速高精運(yùn)動(dòng)控制器中的應(yīng)用

FPGA走向40nm

相關(guān)標(biāo)簽

關(guān)注此標(biāo)簽的用戶(人)

熱門活動(dòng)

課程視頻