FPGA
-
基于ARM的可定制MCU可承擔(dān)FPGA的工作
如今的產(chǎn)品生命周期可能短至六個(gè)月，因此在這種情況下要想取得定制ASIC的低成本、低功耗和高性能優(yōu)勢幾乎是不可能的。定制ASIC的設(shè)計(jì)周期通常要一年左右，這通常要比終端產(chǎn)品的生命周期還要長。另外，標(biāo)準(zhǔn)單元ASIC還具有NRE費(fèi)用(非重復(fù)工程成本)，對于基本的0.13微米設(shè)計(jì)，該成本約為30萬美元，而對于具有復(fù)雜IP內(nèi)容的90nm設(shè)計(jì)將超過100萬美元。因而當(dāng)每年的批量小于10萬片時(shí)，從經(jīng)濟(jì)角度看就不具有可行性。
-
FPGA+DSP實(shí)時(shí)三維圖像信息處理系統(tǒng)
一種基于高性能FPGA+DSP核心架構(gòu)的實(shí)時(shí)三維圖像信息處理系統(tǒng)。介紹了系統(tǒng)硬件結(jié)構(gòu)和數(shù)據(jù)處理流程，按模塊分析了硬件設(shè)計(jì)和邏輯連接，給出了圖像預(yù)處理和三維重建算法的硬件實(shí)現(xiàn)流程。
-
基于FPGA的通用開關(guān)電源控制器硬件模擬開發(fā)平臺(tái)的設(shè)計(jì)與實(shí)現(xiàn)
設(shè)計(jì)了一套基于FPGA的通用離線開關(guān)電源硬件模擬開發(fā)平臺(tái)，并對此硬件開發(fā)平臺(tái)的硬件組成及工作原理進(jìn)行了分析。利用此硬件開發(fā)平臺(tái)對開關(guān)電源控制器進(jìn)行硬件模擬，可以彌補(bǔ)控制芯片設(shè)計(jì)過程中軟件仿真的不足，大大縮短控制芯片開發(fā)周期。
-
FPGA+DSP實(shí)時(shí)三維圖像信息處理系統(tǒng)
一種基于高性能FPGA+DSP核心架構(gòu)的實(shí)時(shí)三維圖像信息處理系統(tǒng)。介紹了系統(tǒng)硬件結(jié)構(gòu)和數(shù)據(jù)處理流程，按模塊分析了硬件設(shè)計(jì)和邏輯連接，給出了圖像預(yù)處理和三維重建算法的硬件實(shí)現(xiàn)流程。
-
基于FPGA的通用開關(guān)電源控制器硬件模擬開發(fā)平臺(tái)的設(shè)計(jì)與實(shí)現(xiàn)
設(shè)計(jì)了一套基于FPGA的通用離線開關(guān)電源硬件模擬開發(fā)平臺(tái)，并對此硬件開發(fā)平臺(tái)的硬件組成及工作原理進(jìn)行了分析。利用此硬件開發(fā)平臺(tái)對開關(guān)電源控制器進(jìn)行硬件模擬，可以彌補(bǔ)控制芯片設(shè)計(jì)過程中軟件仿真的不足，大大縮短控制芯片開發(fā)周期。
-
IC市場低迷 賽靈思與QuickLogic均宣布裁員
在IC市場低迷之際，賽靈思(Xilinx)和QuickLogic Corp.這兩家FPGA廠商最近分別宣布裁員。 賽靈思表示，受重組影響，它將削減大約250個(gè)職位，約占公司員工數(shù)量的7%。該公司表示，預(yù)計(jì)這次裁員將在下一財(cái)季結(jié)
-
利用可定制微控制器優(yōu)化算法設(shè)計(jì)
從全球定位系統(tǒng)到音視頻媒體流處理，這些應(yīng)用都需要實(shí)時(shí)地執(zhí)行復(fù)雜的算法，很多這些算法都需要遵從定期更新的行業(yè)標(biāo)準(zhǔn)。工程師開發(fā)這些應(yīng)用面臨的挑戰(zhàn)是在單位成本、外形尺寸和功耗，以及嚴(yán)格的成本和開發(fā)時(shí)間約束下，優(yōu)化這些算法的執(zhí)行，這些產(chǎn)品通常是大批量生產(chǎn)。終端用戶產(chǎn)品必須能以合理的成本對處理算法進(jìn)行升級。
-
DSP+FPGA在高速高精運(yùn)動(dòng)控制器中的應(yīng)用
數(shù)字信號(hào)處理器具有高效的數(shù)值運(yùn)算能力,并能提供良好的開發(fā)環(huán)境,而可編程邏輯器件具有高度靈活的可配置性.本文描述了通過采用TMS320032浮點(diǎn)DSP和可編程邏輯器件(FPGA)的組合運(yùn)用來構(gòu)成高速高精運(yùn)動(dòng)控制器,該系統(tǒng)通過B樣條插值算法對運(yùn)動(dòng)曲線進(jìn)行平滑處理以及運(yùn)用離散PID算法對運(yùn)動(dòng)過程加以控制.
-
FPGA走向40nm
去年10月， Altera公司在北京宣布了該公司的45nm FPGA的生產(chǎn)計(jì)劃。今年5月20日，Altera公司在北京發(fā)布了采用最新工藝制程的FPGA和HardCopy ASIC，并非45nm，而是TSMC今年3月才發(fā)布的40nm工藝。面對大家的疑問，Alter
-
利用可定制微控制器優(yōu)化算法設(shè)計(jì)
從全球定位系統(tǒng)到音視頻媒體流處理，這些應(yīng)用都需要實(shí)時(shí)地執(zhí)行復(fù)雜的算法，很多這些算法都需要遵從定期更新的行業(yè)標(biāo)準(zhǔn)。工程師開發(fā)這些應(yīng)用面臨的挑戰(zhàn)是在單位成本、外形尺寸和功耗，以及嚴(yán)格的成本和開發(fā)時(shí)間約束下，優(yōu)化這些算法的執(zhí)行，這些產(chǎn)品通常是大批量生產(chǎn)。終端用戶產(chǎn)品必須能以合理的成本對處理算法進(jìn)行升級。
-
針對功率設(shè)計(jì)的SDR解決方案
由于像美國聯(lián)合戰(zhàn)術(shù)無線電系統(tǒng)(JTRS)這樣的計(jì)劃，軟件定義的無線電(SDR)早已被證實(shí)。然而，有許多問題嚴(yán)重地制約著SDR的廣泛部署，其中相當(dāng)重要的問題就是功率。
-
視頻監(jiān)控系統(tǒng)中基于FPGA的視頻處理
視頻監(jiān)控系統(tǒng)是火車站、機(jī)場、銀行、娛樂場所、購物中心甚至家庭保安的重要組件。隨著安全風(fēng)險(xiǎn)增加，對視覺監(jiān)視和記錄事件的需求以多種使用模式激增。因此，新架構(gòu)必須為橫跨一整套日漸繁雜的視頻監(jiān)控系統(tǒng)要求的成本效益方案提供可擴(kuò)展性。
-
DSP+FPGA在高速高精運(yùn)動(dòng)控制器中的應(yīng)用
數(shù)字信號(hào)處理器具有高效的數(shù)值運(yùn)算能力,并能提供良好的開發(fā)環(huán)境,而可編程邏輯器件具有高度靈活的可配置性.本文描述了通過采用TMS320032浮點(diǎn)DSP和可編程邏輯器件(FPGA)的組合運(yùn)用來構(gòu)成高速高精運(yùn)動(dòng)控制器,該系統(tǒng)通過B樣條插值算法對運(yùn)動(dòng)曲線進(jìn)行平滑處理以及運(yùn)用離散PID算法對運(yùn)動(dòng)過程加以控制.
-
針對功率設(shè)計(jì)的SDR解決方案
由于像美國聯(lián)合戰(zhàn)術(shù)無線電系統(tǒng)(JTRS)這樣的計(jì)劃，軟件定義的無線電(SDR)早已被證實(shí)。然而，有許多問題嚴(yán)重地制約著SDR的廣泛部署，其中相當(dāng)重要的問題就是功率。
-
視頻監(jiān)控系統(tǒng)中基于FPGA的視頻處理
視頻監(jiān)控系統(tǒng)是火車站、機(jī)場、銀行、娛樂場所、購物中心甚至家庭保安的重要組件。隨著安全風(fēng)險(xiǎn)增加，對視覺監(jiān)視和記錄事件的需求以多種使用模式激增。因此，新架構(gòu)必須為橫跨一整套日漸繁雜的視頻監(jiān)控系統(tǒng)要求的成本效益方案提供可擴(kuò)展性。
