基于ADV202的JPEG2000圖像壓縮與解壓縮系統(tǒng)

本文提出了一種基于ADV202的JPEG2000圖像壓縮和解壓縮系統(tǒng)的設(shè)計方案。

基于DSP的指紋識別系統(tǒng)設(shè)計

本文提出了一種新型基于DSP的指紋識別系統(tǒng)，硬件上利用DSP的高速處理能力，構(gòu)建高速的數(shù)據(jù)處理平臺，軟件上參考DSP和硬件邏輯的處理特點(diǎn)，對傳統(tǒng)的指紋算法進(jìn)行改進(jìn)，滿足實時性和可靠性要求。

基于FPGA的多種形式分頻的設(shè)計與實現(xiàn)

本文通過在QuartursⅡ開發(fā)平臺下，一種能夠?qū)崿F(xiàn)等占空比、非等占空比整數(shù)分頻及半整數(shù)分頻的通用分頻器的FPGA設(shè)計與實現(xiàn)，介紹了利用VHDL硬件描述語言輸入方式，設(shè)計數(shù)字電路的過程。

LabVIEW 20周年紀(jì)念版—LabVIEW 8.20隆重上市！

LabVIEW 20周年紀(jì)念版—LabVIEW 8.20隆重上市！

基于FPGA的高精度相位測量儀的設(shè)計

本文介紹了基于FPGA的自帶移相信號源的相位測量儀的設(shè)計。在系統(tǒng)設(shè)計中研究了DDS信號源的FPGA實現(xiàn)方法。

Altera 發(fā)售帶有嵌入式收發(fā)器的FPGA

Altera 發(fā)布第一款A(yù)QEC兼容FPGA

基于FPGA的FIR抽取濾波器設(shè)計

本文介紹了FIR抽取濾波器的工作原理，重點(diǎn)闡述了用XC2V1000實現(xiàn)FIR抽取濾波器的方法，并給出了仿真波形和設(shè)計特點(diǎn)。

uClinux下中斷驅(qū)動的I／O方式

uClinux下中斷驅(qū)動的I／O方式

uClinux下中斷驅(qū)動的I／O方式

uClinux下中斷驅(qū)動的I／O方式

基于FPGA的HDLC轉(zhuǎn)E1傳輸控制器的實現(xiàn)

本文介紹了一種用FPGA實現(xiàn)的HDLC轉(zhuǎn)E1的協(xié)議控制器，能實現(xiàn)將速率為N×64Kbps(N=1~124)的HDLC數(shù)據(jù)分接至M路(M=1~4)E1信道中傳輸，并允許各路E1的最大時延為64ms。討論了E1幀結(jié)構(gòu)設(shè)計和系統(tǒng)的FPGA實現(xiàn)方法。

Altera 發(fā)布第一款A(yù)QEC兼容FPGA

Stratix II GX FPGA獲得了性能、功耗和信號完整性優(yōu)勢

2006年7月18號，北京——Altera公司(NASDAQ:ALTR)今天宣布，Stratix®IIGXFPGA經(jīng)過廣大開發(fā)人員在系統(tǒng)中的驗證，能夠可靠應(yīng)用于有線/無線通信、計算機(jī)、網(wǎng)絡(luò)、軍事以及醫(yī)療等領(lǐng)域。這些Altera®器件為客戶提供

Altera 新增Cyclone II FPGA系列成員

基于DSP和FPGA的電視觀瞄系統(tǒng)設(shè)計

賽靈思聲明召回Spartan-3 FPGA

基于DSP和FPGA的電視觀瞄系統(tǒng)設(shè)計

基于DSP和FPGA的電視觀瞄系統(tǒng)設(shè)計

一位大學(xué)生的技術(shù)道路選擇（困惑）

今天和老師討論了一個問題：關(guān)于技術(shù)道路的選擇。