基于FPGA設(shè)計DSP的實踐與改進設(shè)計

當設(shè)計的系統(tǒng)需要對數(shù)字信號進行處理時，常采用通用 DSP（Digital Signal Process）處理器，這樣的設(shè)計方案通用性好，且還有各種較為成熟的 DSP算法可以參考.

基于FPGA/MCU結(jié)構(gòu)的線性調(diào)頻高度表

基于Camera Link接口的圖像跟蹤系統(tǒng)的設(shè)計與實現(xiàn)

目前使用的圖像跟蹤系統(tǒng)前端輸入信號一般都是PAL制式的標準全電視信號，每20 ms一場，每40 ms一幀。模擬信號經(jīng)過視頻解碼器轉(zhuǎn)換成720×576大小的數(shù)字信號后，再對其中

基于DSP Builder的行車道檢測的實現(xiàn)

通過對攝像頭讀入的道路白線圖像進行灰度變換，再檢測出白線的邊緣，這是實現(xiàn)智能車自動導航和輔助導航的基礎(chǔ)。行車道檢測系統(tǒng)可以應(yīng)用于智能車的防撞預(yù)警和控制。該系統(tǒng)設(shè)計重點是邊緣檢測電路的設(shè)計。邊緣檢測電路包括圖像輸入緩沖電路、垂直方向的邊緣檢測電路、水平方向的邊緣檢測電路及對兩部分檢測的組合，最終通過閾值選擇形成二值邊緣圖像。

基于DSP與FPGA實現(xiàn)的HDLC系統(tǒng)

HDLC(高級數(shù)據(jù)鏈路控制)廣泛應(yīng)用于數(shù)據(jù)通信領(lǐng)域，是確保數(shù)據(jù)信息可靠互通的重要技術(shù)。實施HDLC的一般方法通常是采用ASIC器件或軟件編程等。

基于FPGA實現(xiàn)DSP與RapidIO網(wǎng)絡(luò)互聯(lián)

隨著通訊系統(tǒng)的數(shù)據(jù)處理量日益增大，過去總線形式的體系結(jié)構(gòu)逐漸成為約束處理能力進一步提升的瓶頸。本文首先簡單介紹了嵌入式設(shè)計中總線結(jié)構(gòu)的演化過程，從而引出新一代點對點串行交換

基于高速雙DSP的柔性機載實時圖像跟蹤系統(tǒng)研究

1 引言 　　利用可見光成像與紅外成像傳感器實現(xiàn)實時目標成像跟蹤是精確制導武器及機載成像光電系統(tǒng)研究的核心技術(shù)。伴隨著實戰(zhàn)環(huán)境日益復雜以及偽裝、隱身等目標特性控制技術(shù)的飛速發(fā)展，機載實時圖像跟蹤

詳解如何利用FPGA和單片機設(shè)計掃描儀

　　一個網(wǎng)絡(luò)的頻率特性包括幅頻特性和相頻特性，在系統(tǒng)設(shè)計時，各個網(wǎng)絡(luò)的頻率特性對該系統(tǒng)的穩(wěn)定性、工作頻帶、傳輸特性等都具有重要影響。實際操作中，掃頻儀大大簡化了測量操作，提高了工作效率，達到了測量過程

詳解防止FPGA設(shè)計被克隆的方法

據(jù)估計，目前盛行的假冒電子產(chǎn)品已經(jīng)占到整個市場份額的10%，這一數(shù)據(jù)得到了美國反灰色市場和反假冒聯(lián)盟(AGMA)的支持。AGMA是由惠普、思科和其它頂級電子OEM公司組成的一個行業(yè)組織。據(jù)該組織估計，制造商因盜版造

在導彈信息處理機中，F(xiàn)PGA有什么作用？

引言　　信息處理機(圖1)用于完成導彈上多路遙測信息的采集、處理、組包發(fā)送。主要功能包括高速1553B總線的數(shù)據(jù)收發(fā) 、422接口設(shè)備的數(shù)據(jù)加載與檢測、多路數(shù)據(jù)融合和數(shù)據(jù)接收、處理、組包發(fā)送的功能。其中，總線數(shù)據(jù)

基于DSP的信號采集處理系統(tǒng)

　典型的DSP(數(shù)字信號處理器)內(nèi)部采用改進的哈佛結(jié)構(gòu)和流水線技術(shù)，可以在單指令周期內(nèi)完成乘加運算，具有較高的處理能力。一個典型的基于DSP的信號采集處理系統(tǒng)，通常由DSP、A／D轉(zhuǎn)換器、存儲器和相應(yīng)的接口電路組成，大都做成PCI(外設(shè)部件互連)接口插卡形式和主控計算機一起工作。各種控制信息通過PCI發(fā)送給DSP，采集處理后的結(jié)果再通過PCI接口發(fā)送回主控計算機。

詳解如何利用FPGA與SRAM設(shè)計大容量數(shù)據(jù)存儲

　1 前言　針對FPGA中內(nèi)部BlockRAM有限的缺點，提出了將FPGA與外部SRAM相結(jié)合來改進設(shè)計的方法，并給出了部分VHDL程序。　　2 硬件設(shè)計　　這里將主要討論以Xilinx公司的FPGA(XC2S600E-6fg456)和ISSI公司的SRAM(IS6

輕松實現(xiàn)復雜電源時序控制

簡介 電源時序控制是微控制器、FPGA、DSP、ADC和其他需要多個電壓軌供電的器件所必需的一項功能。這些應(yīng)用通常需要在數(shù)字I/O軌上電前對內(nèi)核和模擬模塊上電，但有些設(shè)計可

基于FPGAs的DSP性能分析

FPGA在高性能數(shù)字信號處理領(lǐng)域越來越受關(guān)注，如無線基站。在這些應(yīng)用中， FPGAs通常被用來和DSP處理器并行工作。有更多的選擇當然是好的，但這也意味著系統(tǒng)設(shè)計師需要一個確切的FPGAs.

如何利用FPGA實現(xiàn)立體攝像深度感知？

針對立體攝像的深度感知，F(xiàn)PGA解決方案能使處理器的時間得到緩解，減少或除去器件的成本，例如MPU、DSP、激光器和昂貴的鏡頭。通過提供給機器人其環(huán)境中的差異測繪，F(xiàn)PGA使機器人中的CPU專注于重要的高層任務(wù)，例如建圖和定位。

多核DSP兼具ASIC和FPGA特性概述

由于ASIC解決方案NRE成本高，產(chǎn)品開發(fā)周期較長，在支持各種不同無線標準升級上靈活性不足。而FPGA的功耗對于高速、復雜運算而言要比ASIC和DSP加速器更高，同時在快速開發(fā)和調(diào)試上也難.

基于DSP與FPGA實現(xiàn)的HDLC

HDLC(高級數(shù)據(jù)鏈路控制)廣泛應(yīng)用于數(shù)據(jù)通信領(lǐng)域，是確保數(shù)據(jù)信息可靠互通的重要技術(shù)。實施HDLC的一般方法通常是采用ASIC器件或軟件編程等。

DSP和FPGA在衛(wèi)星測控多波束系統(tǒng)設(shè)計的應(yīng)用

衛(wèi)星測控多波束系統(tǒng)主要針對衛(wèi)星信號實施測控，它包括兩個方面：信號波達方向(DOA)的估計和數(shù)字波束合成。

基于Δ-Σ技術(shù)和FPGA的數(shù)據(jù)采集系統(tǒng)

基于FPGA和DSP組合在無線基站中的應(yīng)用

在自動控制產(chǎn)品中，CPD+DSP+MCU的構(gòu)架是目前最為流行的成熟方案，而在通訊產(chǎn)品中，大量使用FPGA設(shè)計，合理使用FPGA和DSP的組合，F(xiàn)PGA和DSP之間的“智能配分”可使無線系.