基于DSP和FPGA的衛(wèi)星測(cè)控多波束系統(tǒng)設(shè)計(jì)

基于FPGA+DSP技術(shù)的Bayer格式圖像處理

高分辨率圖像實(shí)時(shí)處理在通信、醫(yī)學(xué)、軍事、航天航空、信息安全等領(lǐng)域有著廣泛的應(yīng)用和發(fā)展。在圖像實(shí)時(shí)處理的過(guò)程中，下層圖像預(yù)處理的數(shù)據(jù)量大，運(yùn)算簡(jiǎn)單，但是要求運(yùn)算速率高，可以用FPGA硬件來(lái)處理.

基于ARM+FPGA的運(yùn)動(dòng)控制器設(shè)計(jì)與實(shí)現(xiàn)

基于FPGA的數(shù)字交換系統(tǒng)的設(shè)計(jì)與實(shí)現(xiàn)

專用交換機(jī)過(guò)于強(qiáng)大專業(yè)的功能，以及昂貴的價(jià)格，并非小型建網(wǎng)的理想選擇；同時(shí)，傳統(tǒng)的PBX的模擬交換方式存在著失真大、欠靈活以及隨規(guī)模增大而復(fù)雜度劇增的不足。本文提出

基于DSP器件的現(xiàn)場(chǎng)可編程技術(shù)

DSP問(wèn)世以來(lái)，以其強(qiáng)大的功能、合理的價(jià)格已經(jīng)被設(shè)計(jì)者廣泛應(yīng)用。但不同于FPGA器件的是，DSP并不是為現(xiàn)場(chǎng)可編程而開(kāi)發(fā)的，因此，在嵌入了DSP器件的產(chǎn)品中，如果需要對(duì)產(chǎn)品性能進(jìn)行升級(jí)而需要升級(jí)程序時(shí)。

FPGA的靜態(tài)功耗分析與降低技術(shù)（一）

分析FPGA的基本結(jié)構(gòu)

高云半導(dǎo)體加速國(guó)際化進(jìn)程 簽約兩家北美代理商

中國(guó)廣州，2018年8月28日，國(guó)內(nèi)領(lǐng)先的可編程邏輯器件供應(yīng)商廣東高云半導(dǎo)體科技股份有限公司(如下簡(jiǎn)稱“高云半導(dǎo)體”)，今日宣布簽約Edge電子作為高云半導(dǎo)體的全美授權(quán)經(jīng)銷商，同時(shí)授權(quán)EBBM電子為美國(guó)東海岸經(jīng)銷商。

高云半導(dǎo)體簽約兩家北美代理商，國(guó)際化進(jìn)程贏得業(yè)界關(guān)注

廣東高云半導(dǎo)體科技股份有限公司(如下簡(jiǎn)稱“高云半導(dǎo)體”)，今日宣布簽約Edge電子作為高云半導(dǎo)體的全美授權(quán)經(jīng)銷商，同時(shí)授權(quán)EBBM電子為美國(guó)東海岸經(jīng)銷商。

一種新型數(shù)字SPWM信號(hào)的設(shè)計(jì)與實(shí)現(xiàn)

為了有效地降低逆變器負(fù)載的諧波，并且防止同一橋臂的功率放大管出現(xiàn)直通現(xiàn)象，設(shè)計(jì)了一種基于FPGA的新型數(shù)字SPWM波形產(chǎn)生方案。結(jié)合直接數(shù)字頻率合成技術(shù)，在FPGA內(nèi)部采用

基于關(guān)鍵幀提取技術(shù)的網(wǎng)絡(luò)視頻監(jiān)控系統(tǒng)

由于寬帶視頻網(wǎng)絡(luò)的高速數(shù)據(jù)包傳送，傳統(tǒng)的信息安全監(jiān)控設(shè)備在這方面顯得力不從心，因此，我們提出應(yīng)用關(guān)鍵幀提取技術(shù)來(lái)抽取網(wǎng)絡(luò)視頻中的關(guān)鍵幀，從而減小處理的負(fù)載和存儲(chǔ)空間，降低設(shè)備成本并提高處理效率。建立相應(yīng)的垃圾視頻關(guān)鍵幀匹配庫(kù)，通過(guò)視頻關(guān)鍵幀匹配算法和模式，從高速的視頻流中監(jiān)測(cè)出垃圾信息。

Top Down FPGA/EPLD設(shè)計(jì)的黃金組合

基于帶處理器和FPGA的新型SoM組合設(shè)計(jì)

很多嵌入式設(shè)計(jì)使用基于微處理器和微控制器的單板計(jì)算機(jī) (SBC) 和模塊化系統(tǒng) (SoM)(例如，請(qǐng)參閱“使用 Raspberry Pi 3 構(gòu)建低成本工業(yè)控制器”)。但是，更多嵌入

基于ARM7與FPGA組成的可編程控制器

VGA圖形控制器的FPGA實(shí)現(xiàn)

基于FPGA片上系統(tǒng)和嵌入式系統(tǒng)的遠(yuǎn)程監(jiān)控系統(tǒng)

JPEG2000中53離散小波多層變換FPGA實(shí)現(xiàn)研究

基于DSP Builder的FIR濾波器的設(shè)計(jì)與實(shí)現(xiàn)

在信息信號(hào)處理過(guò)程中，如對(duì)信號(hào)的過(guò)濾、檢測(cè)、預(yù)測(cè)等，都要使用濾波器，數(shù)字濾波器是數(shù)字信號(hào)處理（DSP，DigitalSignalProcessing）中使用最廣泛的一種器件。常用的濾波器有無(wú)限長(zhǎng)單位脈沖響應(yīng)（ⅡR）濾波器和有限長(zhǎng)單位脈沖響應(yīng)（FIR）濾波器兩種[1]，其中，F(xiàn)IR濾波器能提供理想的線性相位響應(yīng)，在整個(gè)頻帶上獲得常數(shù)群時(shí)延從而得到零失真輸出信號(hào)，同時(shí)它可以采用十分簡(jiǎn)單的算法實(shí)現(xiàn)，這兩個(gè)優(yōu)點(diǎn)使FIR濾波器成為明智的設(shè)計(jì)工程師的首選，在采用VHDL或VerilogHDL等硬件描述語(yǔ)言設(shè)計(jì)數(shù)字濾波

基于FPGA的多模塊動(dòng)態(tài)可重配置系統(tǒng)

基于FPGA的多功能數(shù)字鐘設(shè)計(jì)

現(xiàn)場(chǎng)可編程門陣列（Field Programmable Gate Arrays,FPGA）是一種可編程使用的信號(hào)處理器件。通過(guò)改變配置信息，用戶可對(duì)其功能進(jìn)行定義，以滿足設(shè)計(jì)需求。通過(guò)開(kāi)發(fā)，F(xiàn)PGA能