基于FPGA的諧波電壓源離散域建模與仿真

基于FPGA的檢糾錯邏輯算法的實現(xiàn)

基于FPGA的NoC硬件系統(tǒng)設(shè)計

嵌入式邏輯分析儀在FPGA設(shè)計中的應用

1 引言目前在設(shè)計和驗證超高密度FPGA時一般采用邏輯分析儀、示波器和總線分析儀，通過測試頭和連接器把信號送到儀器上，設(shè)計者必須提供足夠的I/O引腳進行全方位的檢測，以及配置足夠的引腳。加入額外的邏輯，以便能選

基于FPGA的HDB3編解碼器設(shè)計

基于FPGA 的MPEG-4 編解碼器

基于高速FPGA的PCB設(shè)計技術(shù)

如果高速PCB設(shè)計能夠像連接原理圖節(jié)點那樣簡單，以及像在計算機顯示器上所看到的那樣優(yōu)美的話，那將是一件多么美好的事情。然而，除非設(shè)計師初入PCB設(shè)計，或者是極度的幸運，實際的PCB設(shè)計通常不像他們所從事的電路設(shè)

基于FPGA的壓制性干擾源的研究與設(shè)計

如何基于EMIF接口的DSP控制系統(tǒng)設(shè)計？

摘要：提出一種DSP 通過EMIF 接口控制復雜系統(tǒng)的方案。通過將DSP 芯片連接多片F(xiàn)PGA，并利用FPGA 與各種外部芯片連接，使得DSP 通過EMIF 接口就能控制各種芯片，實現(xiàn)復雜系統(tǒng)

用低成本FPGA實現(xiàn)低延遲變化的CPRI

基于FPGA的QPSK及OQPSK信號調(diào)制和解調(diào)電路設(shè)計

基于FPGA／CPLD和USB技術(shù)的無損圖像采集卡

幾種進行FPGA時序約束的方法大盤點！

從最近一段時間工作和學習的成果中，我總結(jié)了如下幾種進行時序約束的方法。按照從易到難的順序排列如下： 1. 核心頻率約束這是最基本的，所以標號為0。2. 核心頻率約束+時

基于FPGA的高階QAM調(diào)制器的分析與設(shè)計

基于FPGA的1553B通信模塊的設(shè)計

基于FPGA的并行DDS

基于FPGA的音樂播放控制電路設(shè)計

FPGA設(shè)計中毛刺信號解析

在FPGA的設(shè)計中，毛刺現(xiàn)象是長期困擾電子設(shè)計工程師的設(shè)計問題之一, 是影響工程師設(shè)計效率和數(shù)字系統(tǒng)設(shè)計有效性和可靠性的主要因素。由于信號在FPGA的內(nèi)部走線和通過邏輯單元時造成的延遲,在多路信號變化的瞬間，組合

基于FPGA的RS232異步串行口IP核設(shè)計

正交相干檢波方法及FPGA的實現(xiàn)