直接數(shù)字頻率合成器DDS的優(yōu)化設(shè)計(jì)

新一代的直接數(shù)字頻率合成器DDS，采用全數(shù)字的方式實(shí)現(xiàn)頻率合成。與傳統(tǒng)的頻率合成技術(shù)相比DDS具有以下特點(diǎn)：（1）頻率轉(zhuǎn)換快。直接數(shù)字頻率合成是一個(gè)開環(huán)系統(tǒng)，無任何反饋

Labview控制的FPGA實(shí)現(xiàn)SOPC數(shù)據(jù)采集系統(tǒng)設(shè)計(jì)方案

0引言傳統(tǒng)數(shù)據(jù)采集卡多采用PCI或ISA總線接口，這種方式安裝麻煩、價(jià)格昂貴，且受計(jì)算機(jī)插槽數(shù)量、地址、中斷資源限制，有擴(kuò)展性差等缺點(diǎn)。而USB通用串行總線則具有安裝方便

一種FPGA能耗優(yōu)化的方法設(shè)計(jì)

FPGA在嵌入式系統(tǒng)中的開發(fā)方向

基于FPGA的USB2.0虛擬邏輯分析儀

基于FPGA的二維碼圖像旋轉(zhuǎn)系統(tǒng)

摘 要： 闡述了在圖像預(yù)處理階段將二維碼圖像旋轉(zhuǎn)至端正的必要性。設(shè)計(jì)了一種求取QR二維碼圖像旋轉(zhuǎn)角度的算法以及一種可將二維碼圖像旋轉(zhuǎn)任意角度的算法。求取旋轉(zhuǎn)角度算法簡捷有效，能以較低的硬件代價(jià)實(shí)現(xiàn)。圖像旋

基于FPGA的智能變送器的設(shè)計(jì)與實(shí)現(xiàn)[圖]

基于FPGA和DDS的信號(hào)源設(shè)計(jì)

FPGA的靜態(tài)功耗分析與降低技術(shù)（二）

基于DSP和FPGA的衛(wèi)星測控多波束系統(tǒng)設(shè)計(jì)

基于FPGA+DSP技術(shù)的Bayer格式圖像處理

高分辨率圖像實(shí)時(shí)處理在通信、醫(yī)學(xué)、軍事、航天航空、信息安全等領(lǐng)域有著廣泛的應(yīng)用和發(fā)展。在圖像實(shí)時(shí)處理的過程中，下層圖像預(yù)處理的數(shù)據(jù)量大，運(yùn)算簡單，但是要求運(yùn)算速率高，可以用FPGA硬件來處理.

基于ARM+FPGA的運(yùn)動(dòng)控制器設(shè)計(jì)與實(shí)現(xiàn)

基于FPGA的數(shù)字交換系統(tǒng)的設(shè)計(jì)與實(shí)現(xiàn)

專用交換機(jī)過于強(qiáng)大專業(yè)的功能，以及昂貴的價(jià)格，并非小型建網(wǎng)的理想選擇；同時(shí)，傳統(tǒng)的PBX的模擬交換方式存在著失真大、欠靈活以及隨規(guī)模增大而復(fù)雜度劇增的不足。本文提出

基于DSP器件的現(xiàn)場可編程技術(shù)

DSP問世以來，以其強(qiáng)大的功能、合理的價(jià)格已經(jīng)被設(shè)計(jì)者廣泛應(yīng)用。但不同于FPGA器件的是，DSP并不是為現(xiàn)場可編程而開發(fā)的，因此，在嵌入了DSP器件的產(chǎn)品中，如果需要對產(chǎn)品性能進(jìn)行升級(jí)而需要升級(jí)程序時(shí)。

FPGA的靜態(tài)功耗分析與降低技術(shù)（一）

分析FPGA的基本結(jié)構(gòu)

高云半導(dǎo)體加速國際化進(jìn)程 簽約兩家北美代理商

中國廣州，2018年8月28日，國內(nèi)領(lǐng)先的可編程邏輯器件供應(yīng)商廣東高云半導(dǎo)體科技股份有限公司(如下簡稱“高云半導(dǎo)體”)，今日宣布簽約Edge電子作為高云半導(dǎo)體的全美授權(quán)經(jīng)銷商，同時(shí)授權(quán)EBBM電子為美國東海岸經(jīng)銷商。

高云半導(dǎo)體簽約兩家北美代理商，國際化進(jìn)程贏得業(yè)界關(guān)注

廣東高云半導(dǎo)體科技股份有限公司(如下簡稱“高云半導(dǎo)體”)，今日宣布簽約Edge電子作為高云半導(dǎo)體的全美授權(quán)經(jīng)銷商，同時(shí)授權(quán)EBBM電子為美國東海岸經(jīng)銷商。

一種新型數(shù)字SPWM信號(hào)的設(shè)計(jì)與實(shí)現(xiàn)

為了有效地降低逆變器負(fù)載的諧波，并且防止同一橋臂的功率放大管出現(xiàn)直通現(xiàn)象，設(shè)計(jì)了一種基于FPGA的新型數(shù)字SPWM波形產(chǎn)生方案。結(jié)合直接數(shù)字頻率合成技術(shù)，在FPGA內(nèi)部采用

基于關(guān)鍵幀提取技術(shù)的網(wǎng)絡(luò)視頻監(jiān)控系統(tǒng)

由于寬帶視頻網(wǎng)絡(luò)的高速數(shù)據(jù)包傳送，傳統(tǒng)的信息安全監(jiān)控設(shè)備在這方面顯得力不從心，因此，我們提出應(yīng)用關(guān)鍵幀提取技術(shù)來抽取網(wǎng)絡(luò)視頻中的關(guān)鍵幀，從而減小處理的負(fù)載和存儲(chǔ)空間，降低設(shè)備成本并提高處理效率。建立相應(yīng)的垃圾視頻關(guān)鍵幀匹配庫，通過視頻關(guān)鍵幀匹配算法和模式，從高速的視頻流中監(jiān)測出垃圾信息。