-
跨數據中心二層網絡——H3C云間互聯(lián)解決方案
數據中心間通常部署以下三種互聯(lián)鏈路，每種互聯(lián)鏈路所承載的數據不同，實現(xiàn)的功能不同，如下圖所示：三層互聯(lián)。也稱為數據中心前端網絡互聯(lián)，所謂“前端網絡”是指數據中心面向企業(yè)園區(qū)網或企業(yè)廣域網的出
-
跨數據中心二層網絡——H3C云間互聯(lián)解決方案
數據中心間通常部署以下三種互聯(lián)鏈路，每種互聯(lián)鏈路所承載的數據不同，實現(xiàn)的功能不同，如下圖所示：三層互聯(lián)。也稱為數據中心前端網絡互聯(lián)，所謂“前端網絡”是指數據中心面向企業(yè)園區(qū)網或企業(yè)廣域網的出
-
Altera以太網路IP核心 降低FPGA設計難度
Altera推出40Gbit/s乙太網路(40GbE)和100Gbit/s乙太網路(100GbE)矽智財(IP)核心產品。這些核心能高效率的建構需大傳輸量標準乙太網路連接的系統(tǒng)，包括晶片至光模組、晶片至晶片及背板應用等。Altera媒體存取控制(MAC
-
基于SOPC的紅外解碼IP核設計與實現(xiàn)
摘要：提出一種紅外解碼IP核在SoPC系統(tǒng)中的設計與實現(xiàn)方案，重點研究紅外系統(tǒng)的數據編碼和傳輸機制，紅外解碼電路的HDL設計，IP核的制作及在SoPC系統(tǒng)中的應用。該方案的紅外發(fā)送接收芯片分別是TC9012和DS338S，在DE2
-
基于SOPC的紅外解碼IP核設計與實現(xiàn)
基于SOPC的紅外解碼IP核設計與實現(xiàn)
-
TAKUMI 圖象IP核參考設計可用于S2C原型驗證平臺
21ic訊 S2C宣布，一家總部位于日本的高級圖形知識產權（IP）供應商，TAKUMI 公司，已成功在S2C基于FPGA的快速原型驗證系統(tǒng)上實現(xiàn)了一系列圖形IP核，包括GS3000和GSV3000 IP核。這些TAKUMI IP核已在FPGA里充分驗證，可
-
電子及電工測試技術的發(fā)展趨勢分析
導讀：這些年來，由于產品的設計的高精度和高性能產品對元器件的質量有比較高的要求，因此元器件等產品的高可靠性就成為人們考考慮的主要問題，處于對這種情況的考慮，基于目前測試技術的提高，我們將探討一下將來各
-
CAST公司宣布對JPEG編碼器IP核進行優(yōu)化
半導體IP供應商CAST公司今日宣布對其提供的JPEG編碼器IP核進行功能及性能優(yōu)化。系統(tǒng)設計師現(xiàn)在有兩個速率控制選項可以選擇，用于調試JPEG壓縮功能的特定應用程序：·有限緩沖，基于模塊的速率控制可為緩沖和傳
-
AMBA總線SoC系統(tǒng)IP核的即插即用研究
AMBA總線SoC系統(tǒng)IP核的即插即用研究
-
基于VHDL語言的IP核驗證
引言 在IC(integrated circuit．集成電路)發(fā)展到超大規(guī)模階段的今天，基于IP(Intellectual Property，知識產權)核的IC設計及其再利用是保證SoC(system onchip，片上系統(tǒng))開發(fā)效率和質量的重要手段。如果能
-
基于VHDL語言的IP核驗證
基于VHDL語言的IP核驗證
-
Xilinx豐富 FEC IP核鼎助網絡運營商降低運營和資本支出
21ic訊 賽靈思公司在摩納哥格里馬爾迪會議中心舉行的 2012 年 WDM 和下一代光網絡大會上宣布推出前向糾錯 (FEC) IP 核的延伸系列。該系列產品包括 GFEC、eFEC 和高增益 FEC（xFEC）解決方案，用于控制信號傳輸錯誤，
-
Xilinx推出前向糾錯IP核的延伸系列
21ic訊 賽靈思公司（Xilinx, Inc.）在摩納哥格里馬爾迪會議中心舉行的 2012 年 WDM 和下一代光網絡大會上宣布推出前向糾錯 (FEC) IP 核的延伸系列。該系列產品包括 GFEC、eFEC 和高增益 FEC（xFEC）解決方案，用于控
-
關于quartus生成IP核的仿真出錯問題的解決
對MegaCore的生成從頭至尾操作了一遍，說實話很是復雜，不過，大家都知道quartus的IP可以直接拿來用的，大大節(jié)省了開發(fā)時間，而且其代碼是絕對優(yōu)化的;所有的前奏都操作成功，設置沒什么問題，開始對生成的fft.vhd文件
-
關于quartus生成IP核的仿真出錯問題的解決
關于quartus生成IP核的仿真出錯問題的解決
-
基于FPGA的DDS IP核設計
摘要：以Altera公司的QuartusⅡ7．2作為開發(fā)工具，研究了基于FPGA的DDS IP核設計，并給出基于Signal TapⅡ嵌入式邏輯分析儀的仿真測試結果。將設計的DDS IP核封裝成為SOPC Builder自定義的組件，結合32位嵌入式CPU軟
-
電子電工測試技術的發(fā)展趨勢
導讀：這些年來，由于產品的設計的高精度和高性能產品對元器件的質量有比較高的要求，因此元器件等產品的高可靠性就成為人們考考慮的主要問題，處于對這種情況的考慮，基于目前測試技術的提高，我們將探討一下將來各
-
基于FPGA的DDS IP核設計
基于FPGA的DDS IP核設計
-
使用LabVIEW FPGA模塊設計IP核
對于利用LabVIEW FPGA實現(xiàn)RIO目標平臺上的定制硬件的工程師與開發(fā)人員，他們可以很容易地利用所推薦的組件設計構建適合其應用的、可復用且可擴展的代碼模塊?；谝呀涷炞C的設計進行代碼模塊開發(fā)，將使現(xiàn)有IP在未來應
-
采用NioslI的SOPC系統(tǒng)的LCD顯示驅動IP核方案設計
采用NioslI的SOPC系統(tǒng)的LCD顯示驅動IP核方案設計
