AI正在迅速發(fā)展，對芯片算力和內存的要求也越來越高，但摩爾定律的放緩甚至失效讓芯片靠先進半導體工藝來提高芯片的性能和能效難度越來越大。此時，無論是在芯片市場耕耘多年的芯片霸主還是科技巨頭都紛紛研發(fā)AI芯片，新的芯片類型和技術也開始涌現(xiàn)。那么，eFPGA這種嵌入式的FPGA技術將如何推動AI的發(fā)展？7nm eFPGA的設計又將如何被AI的發(fā)展影響？

AI加速發(fā)展與摩爾定律放緩

AI的快速發(fā)展讓智能語音助理幾乎成了手機的標配，也讓智能音箱的出貨量連年上漲。于此同時，越來越多的手機正在使用AI技術優(yōu)化拍照的效果以及對相冊的照片進行分類。不過這些只是AI技術現(xiàn)階段一些常見的應用，AI算法的不斷演變正在讓AI與更多的行業(yè)和應用結合，新的AI算法無論對芯片的算力還是內存等都提出了更高的要求，所有的AI芯片公司都在追求性能更高、功耗更低、面積更小的芯片。

回看芯片性能提升的歷程，在1986年到2003年之間，芯片性能和功耗持續(xù)降低，到了2003年之后，憑借著多核的設計以及半導體工藝的進步芯片的性能依舊在提升，但摩爾定律顯然已經(jīng)放緩。2015年之后，芯片的提升越來越難，關于摩爾定律失效的討論越來越多。

摩爾定律減緩

因此，CPU、GPU、FPGA、ASIC性能的提升和功耗降低都面臨越來越大的挑戰(zhàn)，另外，從16nm到7nm節(jié)點，芯片制造成本也在大幅提升。對于運算速度、數(shù)據(jù)傳輸、內存帶寬都有較高要求的AI芯片，如何才能實現(xiàn)每瓦更高的性能以及更低的成本？

AI如何改變eFPGA的架構設計？

對于AI芯片，越來越多的芯片設計公司正在使用多核異構的架構來提升芯片的效率，滿足深度學習算法的需求。除了多核異構的架構，具體的核的架構也都在不斷針對AI優(yōu)化，F(xiàn)PGA也不例外。值得注意的是，成立于2004年總部位于美國的Achronix提供的是嵌入式FPGA技術。Achronix的Speedcore IP是可以集成到ASIC和SoC之中的嵌入式FPGA（eFPGA），作為可配置的協(xié)處理器和硬件加速器來支持各種各樣的任務，其比特位導向（bit-oriented）FPGA架構，比字段導向（word-oriented）的CPU架構更為高效，適用于SQL卸載、在線I/O處理、加密、搜索引擎算法性加速和增強多媒體處理等功能。

據(jù)了解，Achronix是唯一一家交付的eFPGA技術已經(jīng)嵌入到ASIC中實現(xiàn)量產(chǎn)的公司，Speedcore IP適用的工藝節(jié)點包括TSMC 16nm FF+和英特爾的14nm FinFET，并已宣布將于2019年上半年開始提供適用于臺積電7nm工藝的第四代Speedcore eFPGA IP。

Achronix市場營銷副總裁Steve Mensor

除了支持最先進的制造工藝，7nm的eFPGA也進行了架構上的優(yōu)化，其中非常關鍵的就是將機器學習處理器（MLP）增加到Speedcore可提供的資源邏輯庫單元模塊中。Achronix市場營銷副總裁Steve Mensor表示：“MLP模塊是一種高度靈活的計算引擎，它與存儲器緊密耦合，利用了人工智能及機器學習處理的特定屬性，將這些應用的性能提高了300%。可以同時提高每個時鐘周期的性能和操作次數(shù)，一個MLP在1個時鐘周期可以完成1個16×16的運算，8個8×8的運算，12個6×6的運算，16個4×4的運算?！?/p>

數(shù)據(jù)類型的支持對機器學習也非常重要，據(jù)悉MLP支持各種定點和浮點格式，包括Bfloat16、16位、半精度、24位和單元塊浮點，也就是說可以根據(jù)應用選擇最佳精度來實現(xiàn)精度和性能的均衡。至于在支持的數(shù)據(jù)類型的支持上是否會有所偏重的問題，Steve告訴他們的eFPGA支持所有的數(shù)據(jù)類型，這也是FPGA可編程行的好處。

雖然能夠支持所有的數(shù)據(jù)類型，但數(shù)據(jù)的存取耗能比計算耗能更多是所有AI芯片都不得不面對的問題。對此，Steve表示：“每個MLP包括一個循環(huán)寄存器文件（Cyclical Register File），用來存儲重用的權重或數(shù)據(jù)，無需經(jīng)過LUT，提升處理性能的同時還能降低功耗。”

另外，對于對機器學習計算密度比較高的應用，如果MLP還不能夠滿足希求，Speedcore Gen4查找表（LUT）可作為補充，可實現(xiàn)比獨立FPGA高兩倍的乘法器。

不僅僅是機器學習性能，Steve還表示：“我們的7nm eFPGA的邏輯單元、走線、路由架構、內存都進行了改進。”具體來說，查找表進行了全面的增強，更改包括將ALU的大小加倍、將每個LUT的寄存器數(shù)量加倍、支持7位函數(shù)和一些8位函數(shù)、以及為移位寄存器提供的專用高速連接，縮減面積和功耗并提高性能。另外，路由架構借由一種獨立的專用總線路由結構得到了增強，該路由結構中有專用的總線多路復用器，可有效地創(chuàng)建分布式的、運行時可配置的交換網(wǎng)絡，并且在業(yè)界首次實現(xiàn)了將網(wǎng)絡優(yōu)化應用于FPGA互連。

經(jīng)過芯片架構的優(yōu)化設計以及在7nm工藝的加持下，Speedcore Gen4性能提高了60％、機器學習性能提升300%、功耗降低50％、芯片面積減少65％。

Speedcore Gen4 FPGA提升

同時推7nm eFPGA IP和獨立FPGA只為AI應用

AI對eFPGA不止于架構方面的改變，Steve表示采用臺積電7nm工藝節(jié)點的Speedcore Gen4將于2019年上半年投入量產(chǎn)，并將在2019年下半年提供用于臺積電16nm和12nm工藝節(jié)點的Speedcore Gen4 eFPGA IP。

注意到，在7nm節(jié)點Achronix不僅提供eFPGA IP，還提供FPGA裸片可與SoC進行封裝，并且還會推出獨立的FPGA器件。至于提供IP為主的Achronix為什么要在7nm節(jié)點推出獨立FPGA，Steve表示：“這更多的是基于用戶需求的考慮。在AI的應用中，數(shù)據(jù)中心的加速、5G、自動駕駛都有不同的需求。獨立的FPGA更夠讓他們能夠更快的應用在數(shù)據(jù)中心，實現(xiàn)加速，也能更好地滿足對7nm FPGA芯片用量更小的公司的需求。那些對芯片成本和面積更加敏感，或者想設計出性能更高的AI芯片的公司，則可以選擇IP。當然SoC公司也可以選擇合適的封裝技術將我們的裸片與他們的SoC進行封裝，實現(xiàn)更高的性能?！?/p>

Achronix 亞太區(qū)總經(jīng)理羅煒亮

當然，硬件是根本，軟件也將在AI中發(fā)揮著越來越重要的作用，許多芯片設計公司在AI時代也開始更多地與軟件公司進行合作，但在發(fā)布會上除了Achronix的ACE設計工具，并沒有其他針對AI的軟件。Steve對此表示：“我們作為一家正在快速發(fā)展但規(guī)模還不夠大的公司，目前我們主要是在硬件層面提供穩(wěn)定且性價比高的不同的芯片，我們最高會做到Libiary層，軟件方面則更多地與合作伙伴協(xié)作。”

高成本下誰需要7nm eFPGA？

至此，我們已經(jīng)了解到，無論從架構設計還是需求角度，eFPGA都進行了優(yōu)化，但還有一個非常關鍵的問題就是16nm到7nm制程帶來的性能、功耗的提升在成本面前似乎吸引力不足。雖然Steve表示芯片設計公司購買7nm eFPGA IP的價格與16nm eFPGA IP的價格相比沒有上漲，但是制造成本的陡增還是會讓許多芯片設計公司望而卻步。

Steve表示，7nm eFPGA主要的市場包括對計算性能和價格有要求的數(shù)據(jù)中心加速、對低功耗計算有要求的邊緣計算、有低功耗和低成本要求的存儲器、低功耗高性能并且需要有可編程性的5G基礎設施、網(wǎng)絡加速/智能網(wǎng)卡、自動駕駛。

7nm eFPGA市場

不過，其中一些應用是潛在市場，另外一些則是驅動Achronix推出7nm eFPGA的關鍵。Steve指出：“目前我們公司營收最重要的兩個應用是5G基礎設施和智能卡（SmartIC），5G對芯片有高性能和低功耗的要求，因此很多以前用FPGA的公司現(xiàn)在轉到了ASIC，但還需要一些靈活性以應對協(xié)議的改變。智能卡則是在數(shù)據(jù)傳輸前就進行一些數(shù)據(jù)的處理，我們知道數(shù)據(jù)量以及數(shù)據(jù)的復雜程度都在增加，因此這兩個場景對7nm eFGPA都有很大的需求。數(shù)據(jù)中心以及自動駕駛、存儲都需求明確，至于邊緣計算最合適的場景則需要看市場的發(fā)展?！?/p>

還值得一提的是，為了能夠加速數(shù)據(jù)中心和汽車等應用中機器學習工作負載，Achronix將其eFPGA與Micron的GDDR6存儲器相結合，第四代eFPGA中有8個增強的GDDR6存儲器接口，通過這種聯(lián)合解決方案，可以應對深度神經(jīng)網(wǎng)絡中包括存儲大數(shù)據(jù)集、重權重參數(shù)和存儲器激活；底層硬件需要在處理器和存儲器之間存儲、處理和快速移動數(shù)據(jù)等挑戰(zhàn)。

小結

AI算法還在不斷的迭代和發(fā)展，因此通用性更強的CPU、GPU雖然能夠完成相應的算法，但是效率越來越低，成本也越來越高，這推動了芯片架構的革新。我們看到越來越多的AI芯片采用多核異構，通過不同的核心組合提升性能和效率，更好地滿足AI的需求。

從Achronix eFPGA的改進中我們也看到了其在邏輯單元、走線、路由架構方面都進行了改進，并且增加了MLP，為減少數(shù)據(jù)搬運的耗能，還搭載了片上存儲，同時為了解決深度學習的固有問題，率先在FPGA中支持GDDR6。

AI應用與AI芯片就是在這樣的相互影響下推動AI向前發(fā)展。