AD7713的AD公司的24位∑-Δ型模數(shù)據(jù)轉(zhuǎn)換,該芯片線性度好,轉(zhuǎn)換精度高,并具有校準(zhǔn)方式多、數(shù)據(jù)轉(zhuǎn)換率可程控、功耗低(動(dòng)態(tài)工作方式下的功耗典型值為3.5mW,掉電方式下為35μW)等特點(diǎn),非常適合于高精度、低功耗數(shù)據(jù)采集系統(tǒng)的應(yīng)用。

AD7713為24腳DIP結(jié)構(gòu)封裝,有3個(gè)模擬輸入通道,其中第1、2兩個(gè)通道為差分式輸入,第3通道為單端輸入(可輸入大信號(hào)),輸入增益可編程控制(1～128)。AD7713的串行輸出和多種工作方式可以為系統(tǒng)連接提供方便可靠的接口方法。

1 AD7713的引腳定義

AD7713為大規(guī)模集成芯片,其24個(gè)引腳(參看圖1)分別定義如下：

SCLK(1)：串行時(shí)鐘的輸入/輸出端,可用MODE腳的狀態(tài)來控制。當(dāng)MODE=1時(shí),芯片工作在內(nèi)部時(shí)鐘方式,此時(shí)SCLK腳輸出的是一個(gè)串行時(shí)鐘信號(hào),當(dāng)RFS或TFS變低時(shí),SCLK被激活;而當(dāng)RFS或TFS中的一個(gè)為高或器件完成一個(gè)輸出字的傳送后,SCLK轉(zhuǎn)為高阻態(tài)。當(dāng)MODE=0時(shí),芯片工作在外部時(shí)鐘方式,此時(shí)輸入的串行時(shí)鐘可用作數(shù)據(jù)傳送的移位脈沖。

MCLK IN(2)：器件的主時(shí)鐘信號(hào)輸入腳,其主時(shí)鐘信號(hào)可由石英晶體或外部時(shí)鐘提供。使用石英晶體時(shí),石英晶體可直接跨接在MCLK IN和MCLK OUT引腳之間;使用外部時(shí)鐘時(shí),該腳可由與CMOS兼容的電平來驅(qū)動(dòng)而將MCLK OUT腳懸空。輸入時(shí)鐘的頻率最高為2MHz。

MCLK OUT(3)：當(dāng)主時(shí)鐘用石英晶體或陶瓷諧振器時(shí),應(yīng)將該石英晶體或陶瓷諧振器連接在MCLK IN與MCLK OUT引腳之間。

A0(4)：地址輸入,當(dāng)A0為低時(shí),對(duì)器件的控制寄存器進(jìn)行讀/寫操作;當(dāng)A0為高時(shí),對(duì)器件的數(shù)據(jù)寄存器或校準(zhǔn)寄存器進(jìn)行讀寫操作。

SYNC(5)：邏輯輸入,當(dāng)系統(tǒng)使用多個(gè)AD7713時(shí),使用該引腳可實(shí)現(xiàn)各芯片內(nèi)部數(shù)字濾波器的同步。

MODE(6)：邏輯輸入,當(dāng)MODE=1時(shí),器件采用內(nèi)部時(shí)鐘方式;當(dāng)MODE=0時(shí),器件采用部時(shí)鐘方式。

引腳7～10：這四個(gè)引腳分別為模擬輸入通道1、2的正、負(fù)輸入端。

STANDBY(11)：邏輯輸入,當(dāng)該引腳為低時(shí),將切斷器件內(nèi)部模擬和數(shù)字電路的電源,從而使AD7713處于低功耗狀態(tài)。

AVDD(12)：模擬正電源,+5～+10V。

RTD1(13)：恒流輸出,通常為200μA,可用作電阻式熱敏器件的激勵(lì)電流,該電流可由程序來控制通/斷。

REF IN_(14)：參考輸入,其電位可取AVDD與AGND之間的任意值。

REF IN+(15)：參考輸入,應(yīng)注意REF IN+,必須在于REF IN-。

RTD2(16)：與RTD1腳功能大體相同,也可與RTD1組合使用,另外,利用此腳可在三線RTD結(jié)構(gòu)中消除引線電阻所產(chǎn)生的誤差。

AIN3(17)：模擬輸入通道3,輸入信號(hào)幅度可達(dá)±4VREF/GAIN,當(dāng)GAIN=1且VREF=2.5V時(shí),AIN3的輸入范圍為±10V。

AGND(18)：模擬地。

TFS(19)：發(fā)送幀同步信號(hào),低電平有效。當(dāng)TFS=0時(shí),芯片允許寫入串行數(shù)據(jù)。在內(nèi)部時(shí)鐘方式下,TSF變低將使得串行時(shí)鐘SCLK有效;在外部時(shí)鐘方式下,TSF必須在數(shù)據(jù)字被寫入器件的第一個(gè)位之前為低。

RFS(20)：接收禎同步信號(hào),低RFS=0時(shí),允許對(duì)器件進(jìn)行數(shù)據(jù)讀取的操作。在內(nèi)部時(shí)鐘方式下,RFS變低將使串行時(shí)鐘和數(shù)據(jù)同時(shí)有效;在外部時(shí)鐘方式下,RFS變低可使SDATA有效。

DRDY(21)：邏輯輸出,表示數(shù)據(jù)寄存器的更新速率,DRDY的每一個(gè)下降沿都將指明一個(gè)新的數(shù)據(jù)字傳輸?shù)拈_始。當(dāng)一個(gè)完整的數(shù)據(jù)字傳輸結(jié)束后,DRDY將返回到高。

SDATA(22)：串行數(shù)據(jù)。輸入時(shí),CPU將把數(shù)據(jù)字寫入到器件的控制寄存器或校準(zhǔn)寄存器;輸出時(shí),CPU將讀取控制寄存器、校準(zhǔn)寄存器、數(shù)據(jù)寄存器內(nèi)的數(shù)據(jù)。

在讀操作期間,RFS變低之后串行數(shù)據(jù)有效;而在寫操作期,在TFS變低之后,將在SCLK的上升沿加入有效數(shù)據(jù)。

輸出的數(shù)據(jù)在單極性輸入時(shí)為自然二進(jìn)制代碼,而在雙極性輸入時(shí)為偏移二進(jìn)制代碼。

DVDD(23)：+5V數(shù)字電源。DVDD與AVDD的差不得超過0.3V,否則,芯片將不能正常工作。

DGND(24)：數(shù)字地。

表1 工作方式選擇

MD2 MD1 MD0 工 作 方 式 0 0 0 正常方式,加電復(fù)位后的缺省值 0 0 1 自校準(zhǔn)有效,用于對(duì)激活CH1和CH0所確定的自校準(zhǔn),校準(zhǔn)完成后返回正常方式 0 1 0 系統(tǒng)校準(zhǔn)有效,對(duì)激活通道作第一步系統(tǒng)校準(zhǔn)(零點(diǎn)失調(diào)校準(zhǔn)) 0 1 1 系統(tǒng)校準(zhǔn)有效,系統(tǒng)校準(zhǔn)的第二步,即滿量程校準(zhǔn) 1 0 0 系統(tǒng)失準(zhǔn)有效,對(duì)激活通道作系統(tǒng)失調(diào)校準(zhǔn) 1 0 1 背景噪聲校準(zhǔn)有產(chǎn),對(duì)激活通道作通道作背景噪聲校準(zhǔn)(輸入端與模擬地短接) 1 1 0 讀/寫零點(diǎn)校準(zhǔn)系數(shù),當(dāng)A0=1時(shí),執(zhí)行讀操作以讀取通道的零點(diǎn)校準(zhǔn)系數(shù),同時(shí)執(zhí)行寫操作以寫入零點(diǎn)校準(zhǔn)系數(shù) 1 1 1 讀/寫滿量程校準(zhǔn)系數(shù),當(dāng)A0=1時(shí),執(zhí)行讀操作以讀取通道滿量程校準(zhǔn)系數(shù),同執(zhí)行寫操作以寫入滿量程校準(zhǔn)系數(shù)

表2 通道增益設(shè)定

G2 G1 G0 增 益 0 0 0 1(缺省值) 0 0 1 2 0 1 0 4 0 1 1 8 1 0 0 16 1 0 1 32 1 1 0 64 1 1 1 128

2 AD7713內(nèi)部控制字的設(shè)定

AD7713的工作狀態(tài)可通過程序向器件內(nèi)部寫入控制字來設(shè)定,輸入控制字字長為24位。寫入時(shí),必須連續(xù)寫入24位數(shù)據(jù),若寫入的數(shù)據(jù)不足,這些數(shù)據(jù)就不會(huì)被加載到控制寄存器中,具體格式為：

格式中的控制字的最高三位用于確定AD7713的工作方式,具體組合如表1所列。G2,G1,G0則用來確定輸入通道的增益,可參見表2。CH1和CH0可確定輸入通道號(hào),其編碼見表3。當(dāng)字長選擇定義位WL=0時(shí),字長為16位(上電復(fù)位時(shí)的缺省值);當(dāng)WL=1時(shí),字長為24位。當(dāng)激勵(lì)電流控制位RO=0時(shí),激勵(lì)電流關(guān)斷(上電復(fù)位時(shí)的缺省值);當(dāng)RO=1時(shí),激勵(lì)電流接通。熔斷電流控制(Burn-out Current)定義位BO=0時(shí),關(guān)斷AIN端內(nèi)部的20nA電流源(上電復(fù)位時(shí)的缺省值);當(dāng)BO=1時(shí),允許該電流流出,一般情況下,該電流是禁止的。當(dāng)極性選擇定義位B/U=0時(shí),允許雙極性輸入(上電復(fù)位時(shí)的缺省值);當(dāng)B/U=1時(shí),允許單極性輸入。

另外,AD7713還在芯片內(nèi)部集成了一個(gè)三階數(shù)字式濾波器((SinX/X)3),該濾波器的截止頻率、第一個(gè)凹點(diǎn)位置頻率及數(shù)據(jù)率均可由FS11～FS0這12位來編程決定。此外,不同增益下凹點(diǎn)頻率還可決定輸出噪聲電平,以決定器件的分辨率。

表3 輸入通道的確定

CH1 CH0 通 道 0 0 AIN1 0 1 AIN2 1 0 AIN3

該數(shù)字濾波器的第一個(gè)凹點(diǎn)頻率為：

(fCLK IN/512)/code。

其中code有FS0～FS11位所確定的十進(jìn)制數(shù),取值范圍為19～2000.在2MHz的頻率下,凹點(diǎn)頻率的范圍為1.952Hz～205.59Hz。選擇不同的CODE值,可獲得不同的凹點(diǎn)頻率,從而獲得不同的數(shù)據(jù)轉(zhuǎn)換率。

改變?yōu)V波器的凹點(diǎn)頻率并選擇不同的增益,對(duì)分辨率有直接影響。另外,數(shù)據(jù)轉(zhuǎn)換越慢,其有效分辨率位數(shù)越高,因此這種芯片適合于數(shù)據(jù)采集速率較慢的場合。

3 AD7713的基本連接電路

圖1給出了AD7713的基本連接電路。

3.1 電源連接

AD7713的模擬電源和數(shù)字電源可分別供電,也可采用單5V電源供電,通常當(dāng)模擬電源電壓大于數(shù)字電源電壓時(shí),必須分別予以供電。因此這樣可減小電源的耦合干擾,提高轉(zhuǎn)換精度,但必須先加數(shù)字電源(DVDD),后加模擬電源(AVDD),且要保證AVDD不低于DVDD,因此可在兩個(gè)電源引腳之間接一個(gè)二極管,二極管的負(fù)極接AVDD端,正極接DVDD端,以確保DVDD與AVDD的差值不會(huì)超過0.3V,具體連接如圖2所示。當(dāng)采用單一電源供電時(shí),應(yīng)將AVDD端和DVDD端連在一起,或在兩腳之間接一個(gè)幾歐姆的小電阻。

3.2 主時(shí)鐘連接

AD713的主時(shí)鐘頻率最大為2MHz,可以采用石英晶體與內(nèi)部電路構(gòu)成振蕩器所產(chǎn)生的時(shí)鐘源頻率。頻率較低時(shí),也可采用陶瓷諧振器代替石英晶體,但應(yīng)接入相應(yīng)的外部電容。主時(shí)鐘也可直接由外部頻率源(TTL或CMOS電平)提供,并由MCLK IN腳輸入,此時(shí)應(yīng)將MCLK OUT腳懸空。

3.3 參考電壓連接

AD7713設(shè)有兩個(gè)差動(dòng)式參考電壓輸入端REF IN+和REF IN-,共中REF IN+端電壓(AVDD)應(yīng)大于REF IN-端電壓(>AGND),該參考電壓VREF的取值范圍為1V～5V,一般限2.5V,其典型的參考源為AD680。

3.4 模擬輸入信號(hào)連接

AD7713提供有三個(gè)模擬輸入通道,其中兩個(gè)為差動(dòng)式可編程增益輸入通道,可控制為單極性雙極性輸入,輸入的共模電壓范圍為：AGND-30mV～AVDD+30mV。第三個(gè)模擬輸入通道為可編程增益輸入端,可接收的輸入信號(hào)范圍為0～+4VREF/GAIN。若增益取1,VREF取2.5V,最大輸入可達(dá)10V。

AIN3的輸入電流與輸入電壓幅度有關(guān),當(dāng)輸入為10V時(shí),輸入電流典型值約22.5μA。

AD7713有兩種不同的工作方式可供選擇,即內(nèi)部時(shí)鐘方式和外部時(shí)鐘方式。在內(nèi)部時(shí)鐘方式下,AD7713可作為系統(tǒng)主控制器件輸出串行時(shí)鐘;而在外部時(shí)鐘方式下,AD7713則作為從控器件,此時(shí)的串行時(shí)鐘由外部系統(tǒng)提供。

4 AD7713與CPU的接口

4.1 硬件接口電路

選擇AD7713工作于內(nèi)部時(shí)鐘方式還是外部時(shí)鐘方式對(duì)電路系統(tǒng)結(jié)構(gòu)的設(shè)計(jì)影響很大,下面以外部時(shí)鐘工作方式為例,來介紹AD7713與單片機(jī)8031的接口方法。

用8031單片機(jī)的串口和P1口實(shí)現(xiàn)與AD7713接口的具體電路如圖3所示。該電路中的8031的串口工作在方式0,即該串口用作同步移位寄存器,數(shù)據(jù)由RXD(P3.0)端輸入和輸出,同步移位時(shí)鐘由TXD(P3.1)端輸出。通信的波特率恒定為FOSC/12,其中FOSC為單片機(jī)的主時(shí)鐘,當(dāng)FOSC為6MHz時(shí),波特率為500kB/s。8031單片機(jī)的串口允許中斷,程序控制下每中斷一次,單片機(jī)將對(duì)AD7713讀或?qū)懸粋€(gè)字節(jié)的數(shù)據(jù)。

圖3中,P1口的P1.0～P1.3四條口線分別與AD7713的RFS、TFS、DRDY、A0相連,共中P1.2為輸入口,用于讀取DRDY的狀態(tài),其余為輸出口,用于控制AD7713的整個(gè)讀/寫過程。將AD7713的MODE接地,可使器件工作在外部時(shí)鐘方式,主時(shí)鐘由2MHz的石英晶體產(chǎn)生。

4.2 讀/寫控制程序

按照?qǐng)D3的硬件連接方式,其讀/寫操作過程如圖4、圖5所示,其中圖4為讀操作程序流程圖,圖5為寫操作程序流程圖,下面是按照各自流程圖給出的8031單片機(jī)的相應(yīng)操作碼。

(1)讀程序清單：

MOV SCON,#11H ;設(shè)置8031為串口方式0

MOV IE,#10H ;中斷初始化

SETB 90H;SETB 91H ;使RFS=TFS=1

SETB 93H ;使A0=1

MOV R1,#03H ;設(shè)置循環(huán)計(jì)數(shù)器次數(shù)

MOV R0,#30H ;置數(shù)據(jù)緩沖區(qū)首地址

MOV R6,#04H ;用P1.2讀DRDY狀態(tài)

WAIT：MOV A,PI ;讀P1口

ANL A,R6 ;判P1.2狀態(tài)

JZ READ ;若P1.2為0則繼續(xù)

SJMP WAIT ;若P1.2為1則等待

READ：CLR 90H ;使RFS=0

CLR 98H ;清除串口接收中斷標(biāo)志

POLL：JB 98H,READ1 ;判RI=1否

SJMP POLL ;RI=0繼續(xù)等待

READ1：MOV A,SBUF ;RI=1則讀數(shù)

RLC A ;數(shù)據(jù)位重排列

MOV B.0,C;

RLC A;MOV B.1,C;RLC A;MOV B.2,C;

RLC A;MOV B.3,C;RLC A;MOV B4,C;

RLC A;MOV B.5;RLC A;MOV B.6,C;

RLC A;MOV B.7,C;

MOV A,B：MOV @R0,A;數(shù)據(jù)暫存

INC R0;DEC R1 ;修正地址

MOV A,R1;JZ END ;R1=0則退出

JMP WAIT ;繼續(xù)下一字節(jié)

END：SETB 90H ;使RFS=1

SJMP END;

寫程序清單：

MOV SCON,#00H ;設(shè)置8031為串口方式0

MOV IE,#10H ;中斷初始化

MOV IP,#10H ;串口中斷優(yōu)先級(jí)高

SETB 90H;SETB 91H ;使RFS=TFS=1

SETB 93H ;使A0=1

MOV R1,#03H ;設(shè)置循環(huán)計(jì)數(shù)器次數(shù)

MOV R0,#30H ;置數(shù)據(jù)緩沖區(qū)首地址

MOV A,#00H ;清累加器

MOV SBUF,A ;初始化串口

WAIT：NOP;

JMP WAIT ;等待串口中斷

SINT：MOV A,R1;

JZ FIN ;若R1為0則退出

DEC R1 ;計(jì)數(shù)器R1減1

MOV A,@R0 ;讀數(shù)據(jù)到A

INC R0 ; 地址加1

RLC A ;數(shù)據(jù)位重排列

MOV B.0,C ;高位在前

RLC A;MOV B.1,C;RLC A;MOV B.2,C;

RLC A;MOV B.3,C;RLC A;MOV B.4,C;

RLC A;MOV B.5,C;RLC A;MOV B.6,C;

RLC A;MOV B.7,C;

MOV A,B;

CLR 93H;CLR 91H ;使A0,TFS為低

MOV SBUF,A ;寫串口數(shù)據(jù)

RETI ;中斷退出

FIN;SETB 91H ;使TFS為高

SETB 93H ;使A0為高

RETI ;中斷退出

5 注意事項(xiàng)

(1)模擬電源AVDD不得低于數(shù)字電源DVDD,至少DVDD不能超過AVDD幅度0.3V;

(2)AD7713的電源必須比系統(tǒng)的數(shù)字電源優(yōu)先加載,否則可能出現(xiàn)自鎖;

(3)給AD7713的控制寄存器寫入控制字時(shí),字長必須是24位,否則不能可靠加載;

(4)對(duì)AD7713進(jìn)行讀/寫操作時(shí),應(yīng)注意串行數(shù)據(jù)流的順序。

更多資訊請(qǐng)關(guān)注：21ic模擬頻道