BM蘇黎世研究中心的科學(xué)家們?nèi)涨氨硎荆呀?jīng)發(fā)現(xiàn)能夠可靠地在相變存儲(chǔ)器(PCM)單元中儲(chǔ)存多個(gè)位元的方法。該小組采用90nm工藝技術(shù)，在200k單元陣列中實(shí)現(xiàn)了每存儲(chǔ)單元為四層(2位元)，并表示已開(kāi)發(fā)出一種編碼方法，能克服材料隨時(shí)間松弛的特性。該mushroom type存儲(chǔ)器單元帶有摻雜的Ge2Sb2Te5以作為相變材料。

　　相變存儲(chǔ)器是一種透過(guò)使用電加熱方式以改變材料相位和硫化層阻抗為基礎(chǔ)的非揮發(fā)性存儲(chǔ)器。它被喻為可取代既有閃存和DRAM的可能候選技術(shù)，但這項(xiàng)技術(shù)卻難以用在90nm以下工藝。

　　不過(guò)，IBM指出，結(jié)合了速度、耐用性、非揮發(fā)性和密度等特性，PCM可望在未來(lái)五年內(nèi)于企業(yè)IT和儲(chǔ)存系統(tǒng)領(lǐng)域中開(kāi)啟全新的范式轉(zhuǎn)移(paradigm shift)。

　　IBM蘇黎士研究人員的最主要頁(yè)獻(xiàn)之一，是可用于小型存儲(chǔ)器單元叢集的調(diào)變編碼方案，以克服多位元PCM的短期漂移問(wèn)題──該問(wèn)題可能導(dǎo)致儲(chǔ)存阻抗位準(zhǔn)隨時(shí)間漂移，從而引發(fā)讀取錯(cuò)誤。

　　在目前的工作中，IBM的科學(xué)家使用基于電極之間不同非晶、結(jié)晶比例的四種不同阻抗位準(zhǔn)，來(lái)儲(chǔ)存00,01,10和11等位元組合。

　　“我們以來(lái)自理想位準(zhǔn)的偏差為基礎(chǔ)來(lái)施加電壓，而后再測(cè)量阻抗。若未達(dá)到阻抗的理想位準(zhǔn)，我們便會(huì)施加其他的電壓脈沖并再次測(cè)量，直到我們獲得精確的位準(zhǔn)為止， ”IBM蘇黎士研究院的存儲(chǔ)器和探測(cè)技術(shù)經(jīng)理Haris Pozidis說(shuō)。

　　編碼技術(shù)克服漂移容差

　　但是，由于非晶狀態(tài)的原子結(jié)構(gòu)松弛，因此在相位變化后隨時(shí)間而增大的阻抗，最終將導(dǎo)致讀取錯(cuò)誤，IBM表示。為了克服這個(gè)問(wèn)題，IBM提出了一種編碼技術(shù)，據(jù)稱可容忍這些漂移。該技術(shù)是以平均而言，具有不同阻抗位準(zhǔn)的相對(duì)編程單元順序并未因漂移而改變這一事實(shí)為基礎(chǔ)。因此，在編碼字元中對(duì)資料編碼，也可應(yīng)用在存儲(chǔ)單元叢集中，在這種情況下，便有可能耗用些許存儲(chǔ)器密度來(lái)改善位元錯(cuò)誤率。

　　IBM表示，在室溫下，經(jīng)過(guò)37天測(cè)試后，每一個(gè)1.57位元的單元位元錯(cuò)誤率為1/100,000。與傳統(tǒng)糾錯(cuò)編碼方案相比，新方法可望將整體錯(cuò)誤率降至1/10^15甚至更低，但這還需要實(shí)際應(yīng)用在存儲(chǔ)器元件中。

　　Pozadis指出，“我們不相信這會(huì)是根本上的限制，我們相信未來(lái)將能擴(kuò)展到每單元3位元甚至4位元。”他同時(shí)證實(shí)，采用迭代編程和編碼對(duì)較慢的編程和讀取時(shí)間是有影響的。還必須考慮到晶粒面積，他說(shuō)，因?yàn)楸仨毷褂玫絽⒖紗卧?，而且還需要提供編解碼硬體部份。

　　其PCM測(cè)試芯片是由位在佛蒙特州伯靈頓，約克城高地(Yorktown Heights)，紐約和蘇黎世的科學(xué)家及工程師們共同設(shè)計(jì)及制造。