安森美利用明導(dǎo)國際EDA實現(xiàn)“模擬IC布局設(shè)計自上而下”
安森美的Jeff Bryan（Layout Manager Analog Automotive）和John Dorsey（Principal Layout Engineer）對此作了講解。安森美介紹，此前模擬類IC布局設(shè)計基本上是自底向上。此次變?yōu)樽皂斚蛳?。原因是模擬電路規(guī)模的擴大以及數(shù)字電路的混載增多等。
該公司一直利用明導(dǎo)的定制及模擬IC用EDA系統(tǒng)“IC Station”設(shè)計芯片。此次，利用該系統(tǒng)所包含的布局規(guī)格設(shè)計工具“IC Assemble”實現(xiàn)了自頂向下的設(shè)計流程。
在利用IC Assemble之前一般采用自底向上的設(shè)計，在完成多塊布線設(shè)計之后，將其統(tǒng)合在一起很費工時。而為了減少統(tǒng)合工時，只能由少數(shù)（一人或二人）設(shè)計者設(shè)計。另外，由于是自底向上的設(shè)計，因此存著設(shè)計開始之前難以準確估算芯片面積等問題。
可多人并行設(shè)計
此次采用IC Assemble，實現(xiàn)了分層次的芯片設(shè)計。這樣，多名設(shè)計者可并行設(shè)計。此前由1～2人完成的設(shè)計可由5～6人來并行設(shè)計，由此縮短了設(shè)計的TAT。另外還提高了芯片面積等的估算精度，減少了芯片設(shè)計后的返工次數(shù)。
另外，目前數(shù)字電路塊的布線配置可以自動設(shè)計工具處理（該工具作為IC Station的功能提供給用戶）。此前的數(shù)字電路塊也象模擬電路塊那樣采用手工設(shè)計。手工設(shè)計需要10周的數(shù)字電路塊布局設(shè)計在采用自動化工具后，縮短到了幾天。
另外，模擬電路部分的設(shè)計基本上采用手工方式，而非關(guān)鍵部分則使用自動設(shè)計工具。其手工布局設(shè)計為原理圖驅(qū)動（Schematic Driven），連續(xù)性為建構(gòu)正確（Correct By Construction）。不過不能進行在線DRC（設(shè)計規(guī)格檢查），需在設(shè)計后進行批處理。
已用于產(chǎn)品設(shè)計
安森美還介紹，在制定此次的設(shè)計流程時，明導(dǎo)除普通支持外，還準備了特別的操作菜單調(diào)板。該菜單調(diào)板可大幅提高系統(tǒng)整體的操作性。
安森美已從約一年半前開始開發(fā)利用上述IC Assemble的由上而下設(shè)計流程。6～8個月前開始應(yīng)用于產(chǎn)品設(shè)計。目前已有4～5款設(shè)計完成了產(chǎn)品定案（Tape Out），其中的1款（LDO穩(wěn)壓器）產(chǎn)品準備近期供貨。
下載文檔據(jù)業(yè)內(nèi)消息，近日深圳市發(fā)改委發(fā)布了一則關(guān)于促進半導(dǎo)體與集成電路產(chǎn)業(yè)高質(zhì)量發(fā)展的若干措施的意見征求稿，文件中的主要幾條談及了促進半導(dǎo)體集成電路產(chǎn)業(yè)的領(lǐng)域支持、核心技術(shù)突破等多項內(nèi)容，這也表達了發(fā)改委對半導(dǎo)體集成電路技術(shù)依賴...
關(guān)鍵字： 深圳市 發(fā)改委發(fā)布文件 半導(dǎo)體 EDA隨著硅工藝發(fā)展接近物理極限，用來刻畫工藝演進速度的摩爾定律也開始被打破，半導(dǎo)體行業(yè)迎來了后摩爾時代。然而集成電路芯片產(chǎn)業(yè)并沒有因此而停滯發(fā)展，現(xiàn)場可編程門陣列（Field Programmable Gate Array...
關(guān)鍵字： EDA 機器學(xué)習(xí)隨著美國對華限制可用于GAAFET的EDA 設(shè)計工具，凸顯EDA 在芯片設(shè)計關(guān)鍵角色。由于目前EDA 產(chǎn)業(yè)高度集中，前三大廠商以美商為主。預(yù)計臺積電2nm制程也將采用美商針對GAAFET 架構(gòu)的EDA軟件。另據(jù)臺媒報道，...
關(guān)鍵字： 聯(lián)發(fā)科 鴻海 EDA
