在 PCB 設(shè)計流程中,繪制完成并不意味著工作的結(jié)束。據(jù)行業(yè)統(tǒng)計,超過 60% 的電路板故障源于設(shè)計階段的疏漏,而這些問題往往能通過細致的后期檢查避免。以下從電氣性能、布局合理性、工藝可行性三個維度,梳理 PCB 設(shè)計完成后必須排查的關(guān)鍵問題。
在電子焊接領(lǐng)域,虛焊是一個常見且棘手的問題,它猶如潛藏在電子設(shè)備中的定時炸彈,隨時可能引發(fā)設(shè)備故障,影響其性能與可靠性。通孔焊接和標貼焊接作為兩種主流的焊接方式,在應(yīng)對虛焊問題上各有特點,而通孔焊接憑借其獨特的工藝特性,在解決虛焊問題方面展現(xiàn)出顯著優(yōu)勢。
回流焊是一種用于將電子元件焊接到PCB板上的工藝技術(shù),因其加熱方式類似于河流回流而得名。該工藝主要通過熱傳導方式將熱量傳遞給焊料,使焊料熔化并與元件引腳和PCB板上的銅箔進行冶金結(jié)合,實現(xiàn)元件與PCB板的可靠連接?;亓骱腹に嚲哂凶詣踊潭雀?、焊接質(zhì)量穩(wěn)定可靠等優(yōu)點,廣泛應(yīng)用于電子制造領(lǐng)域。本文將對回流焊的工藝流程進行詳細介紹。
業(yè)內(nèi)消息,近日三星電子和 SK 海力士等韓國公司獲得美國政府無限期豁免,其中國工廠無需特別許可即可進口美國芯片設(shè)備。知情人士透露三星電子高層已決定將其西安 NAND 閃存工廠升級到 236 層 NAND 工藝,并開始大規(guī)模擴張。
隨著電子產(chǎn)品向小型化、輕量化、高性能化方向發(fā)展,PCB 設(shè)計工藝中的 DFM 技術(shù)越來越受到業(yè)界的重視。本文從 DFM 技術(shù)的定義、要求以及應(yīng)用等方面進行了詳細的闡述,以期為 PCB 設(shè)計人員提供有益的參考。
自改革開放以來,隨著市場化力量的不斷增強,中國集成電路產(chǎn)業(yè)也在不斷地蓬勃發(fā)展。目前,我國已成為全球第一大集成電路制造國,但還不是強國。中國集成電路產(chǎn)業(yè)在新時代面臨著難得的發(fā)展機遇,但同時也面臨著一系列重大的挑戰(zhàn)和考驗。當前,在全球價值鏈重構(gòu)背景下,我國集成電路產(chǎn)業(yè)正處于快速發(fā)展期,并已形成一定規(guī)模,具備較強競爭力。發(fā)展的有利條件和機遇,源于市場優(yōu)勢的快速擴張和多元化,產(chǎn)業(yè)鏈生態(tài)系統(tǒng)的不斷演化,以及國內(nèi)企業(yè)創(chuàng)新能力的持續(xù)積累;在國內(nèi)市場競爭日益國際化的背景下,資金投入的持續(xù)高強度和高素質(zhì)人才的供應(yīng)不足,以及國際合作環(huán)境的惡化等問題,都是擺在我們面前的巨大挑戰(zhàn)。當前我國集成電路產(chǎn)業(yè)正處在轉(zhuǎn)型升級關(guān)鍵期,亟需從政策導向、制度體系、技術(shù)創(chuàng)新和人才培養(yǎng)等方面著力解決存在的突出問題,以加快實現(xiàn)向全球價值鏈中高端攀升。
臺積電1nm全球旗艦工廠將落地竹科龍?zhí)秷@區(qū),目前該項目已經(jīng)啟動并進行項目審批,一切進展順利。
瀚薪擁有自主知識產(chǎn)權(quán)及專利的器件設(shè)計和工藝研發(fā)的能力,并另外開啟了碳化硅模塊賽道,這離不開其前期構(gòu)建的技術(shù)基石和豐富的研發(fā)設(shè)計經(jīng)驗。
“在中國,你可以輕易找到絕大部分世界上知名原材料供應(yīng)商和設(shè)備供應(yīng)商的產(chǎn)品,開發(fā)定制化產(chǎn)品所需的工業(yè)支撐要素在國內(nèi)非常齊全,所以我們中國膠水廠家的反應(yīng)速度和時效性都很快?!?上海漢司實業(yè)有限公司副總經(jīng)理吳海平告訴探索科技(techsugar)
當前半導體行業(yè)確實不是帕特·基辛格離開英特爾時一超多強的格局,新業(yè)務(wù)拓展乏力以及在制造工藝上不斷跳票,損害了英特爾的業(yè)界聲譽,雖然銷售額上看英特爾仍高居榜首,但遠沒有前些年的一呼百應(yīng),帕特·基辛格的路子很正,但能否帶領(lǐng)英特爾走向更輝煌,還有三道坎要邁過。
電子產(chǎn)品不斷趨于微型化、輕量化,電子元器件不斷集成化,元器件的組裝和后續(xù)的生產(chǎn)工藝更加精密,自然而然地也對電子材料粘合劑(膠水)提出了更高的適應(yīng)性要求。
沒有一種技術(shù)能夠滿足所有的需求。FinFET幾乎走到了盡頭,接棒的GAA-FET在制造方面的挑戰(zhàn)屢見不鮮,而且成本太高,有多少代工廠能負擔得起尚不可知。不過,幸運的是,這并不是唯一的選擇。圍點打援似乎也是可以接受的選擇:納米片、先進封裝和新的器件架構(gòu),可以肯定都將有助于行業(yè)趕上摩爾定律的腳步
據(jù)麥肯錫分析,歐洲若想在處理器和存儲芯片方面追趕上東亞和美國,至少要10年到15年的時間,而目前看不到任何可能追趕上的跡象。在制造工藝方面,歐盟想從后趕上臺積電和三星談何容易?以各種激勵措施吸引臺積電和三星到歐洲興建晶圓廠,確實是一種更實際的做法。
在工藝受限的前提下,中央處理器(CPU)單核性能提升空間被壓縮,在多年前已經(jīng)開始多核架構(gòu),如今多核已經(jīng)成為CPU主流配置。相對而言,圖形處理器(GPU)在多核發(fā)展上,并不是很主流,尤其在移動端設(shè)備,通常還是單核主打,現(xiàn)如今這一局面將會改變。
隨著集成度的提高,雷達模塊成本不斷下降,相比砷化鎵工藝雷達,硅鍺工藝雷達成本能下降一半,而加特蘭全球最早量產(chǎn)的天線內(nèi)置多通道毫米波雷達SoC,基于CMOS工藝(即硅工藝),可以把成本降低到砷化鎵工藝的五分之一。
眾所周知,芯片工藝每進階1nm,投入就是幾何級增長,3nm、5nm工廠的建設(shè)資金大約是200億美元,1nm工藝的投資計劃高達320億美元,輕松超過2000億元,成本要比前面的工藝高多了。
眾所周知,芯片工藝每進階1nm,投入就是幾何級增長,3nm、5nm工廠的建設(shè)資金大約是200億美元,1nm工藝的投資計劃高達320億美元,輕松超過2000億元,成本要比前面的工藝高多了。
芯片設(shè)計復雜度不斷提升,而芯片開發(fā)的時間窗口并未延長。這意味著,一方面,芯片開發(fā)團隊需要信任成熟技術(shù),大量復用IP;另一方面,新技術(shù)引入前需要更全面的分析仿真,以確保引入的新技術(shù)與工藝及成熟技術(shù)兼容。
非尺寸依賴的特色工藝是否可以成為中國集成電路發(fā)展的機遇所在?“1965年,戈登·摩爾受電子學雜志邀請,根據(jù)自己產(chǎn)業(yè)經(jīng)驗以及貝爾實驗室晶體管技術(shù)寫了篇文章,推算出了摩爾定律——預測芯片中的晶體管數(shù)量每年會翻番。10年后的IEDM會議上,戈登·摩爾在報告中將每年改為了每兩年。而這條摩爾定律,指導了整個集成電路的發(fā)展?!?/p>
接近物理極限之后,半導體工藝的每一點進步,都會影響到半導體各個分支領(lǐng)域的技術(shù)發(fā)展方向。7納米制造工藝引入EUV(極紫外光設(shè)備)設(shè)備,必須要為EUV制造工藝匹配相應(yīng)的光刻膠?!肮饪套钪匾木褪侨?,即光刻機、光源和光刻膠,這三光都做好,光刻就沒有什么特別的地方,”Brewer Science亞洲營運總監(jiān)汪士偉(Stanley Wong)告訴探索科技(TechSugar), 光刻過程中的“三光”做好并不容易,以光刻膠反射涂層為例,當光源照射在襯底上的時候如果發(fā)生發(fā)光,會造成駐波,從而導致刻蝕時線做不直,“在0.5微米工藝時代,有反光還能接受,但到0.25微米、0.18微米或90納米工藝以后,如果反光控制不好,就無法完成光刻工藝?!?/p>