EDA中的綜合計(jì)時(shí)電路的設(shè)計(jì)

根據(jù)系統(tǒng)的設(shè)計(jì)要求，綜合計(jì)時(shí)電路可分為計(jì)秒電路、計(jì)分電路、計(jì)時(shí)電路、計(jì)星期電路、計(jì)日電路、計(jì)月電路、計(jì)年電路等7個(gè)子模塊，這7個(gè)子模塊必須都具有預(yù)置、計(jì)數(shù)和進(jìn)位功能，設(shè)計(jì)思想如下： （1）計(jì)秒電路：以直接

EDA中的綜合計(jì)時(shí)電路的系統(tǒng)設(shè)計(jì)要求

設(shè)計(jì)一個(gè)綜合性的計(jì)時(shí)系統(tǒng)，要求能實(shí)現(xiàn)年、月、日、時(shí)、分、秒及星期的計(jì)數(shù)等綜合計(jì)時(shí)功能，同時(shí)將計(jì)時(shí)結(jié)果通過(guò)15個(gè)七段數(shù)碼管顯示，并且可通過(guò)兩個(gè)設(shè)置鍵，對(duì)計(jì)時(shí)系統(tǒng)的有關(guān)參數(shù)進(jìn)行調(diào)整。具體系統(tǒng)功能面板如圖所示

EDA中的綜合計(jì)時(shí)電路的顯示控制電路的設(shè)計(jì)

本設(shè)計(jì)顯示需要使用的是15個(gè)七段顯示數(shù)碼管。在計(jì)時(shí)結(jié)果顯示電路中，七段數(shù)碼管顯示部分是一個(gè)不容忽視的環(huán)節(jié)，如若處理不得當(dāng)，可能引起系統(tǒng)功率過(guò)大，產(chǎn)生散熱問(wèn)題，嚴(yán)重時(shí)甚至?xí)?dǎo)致系統(tǒng)的燒毀。為了解決好以上問(wèn)

EDA中的綜合計(jì)時(shí)電路的調(diào)整控制電路TZKZQ的設(shè)計(jì)

對(duì)于系統(tǒng)中的時(shí)間調(diào)整電路，擬通過(guò)模式和調(diào)整兩個(gè)外部按鍵完成。模式鍵負(fù)責(zé)切換正常時(shí)間計(jì)數(shù)模式和時(shí)間調(diào)整模式，調(diào)整模式切換順序如圖1所示。調(diào)整鍵負(fù)責(zé)在時(shí)間調(diào) 整模式之下，對(duì)當(dāng)前模式的計(jì)時(shí)結(jié)果進(jìn)行調(diào)整。 在模式

EDA中的CONT60計(jì)時(shí)電路的VHDL源程序

CONT60計(jì)時(shí)電路的VHDL源程序 來(lái)源:ks990次

EDA中的CONT3O計(jì)時(shí)電路的VHDL源程序

CONT3O計(jì)時(shí)電路的VHDL源程序 來(lái)源:ks990次

EDA中的顯示控制電路XSKZQ的VHDL源程序

顯示控制電路XSKZQ的VHDL源程序 來(lái)源:ks990次

EDA中的調(diào)整控制電路TZKZQ的VHDL源程序

調(diào)整控制電路TZKZQ的VHDL源程序 來(lái)源:ks990次

EDA中的數(shù)據(jù)采集控制系統(tǒng)設(shè)計(jì)要求

數(shù)據(jù)采集和控制系統(tǒng)是對(duì)生產(chǎn)過(guò)程或科學(xué)實(shí)驗(yàn)中各種物理量進(jìn)行實(shí)時(shí)采集、測(cè)試和反饋控制的閉環(huán)系統(tǒng)。它在工業(yè)控制、軍事電子設(shè)備、醫(yī)學(xué)監(jiān)護(hù)等許多領(lǐng)域發(fā)揮著重要作用。 數(shù)據(jù)采集和控制系統(tǒng)多種多樣，但其基本工作過(guò)程相

EDA中的數(shù)據(jù)采集A/D轉(zhuǎn)換控制模塊ADZHKZ的設(shè)計(jì)

A/D轉(zhuǎn)換控制模塊ADZHKZ主要實(shí)現(xiàn)對(duì)ADC0809進(jìn)行模數(shù)轉(zhuǎn)換的控制和轉(zhuǎn)換后數(shù)據(jù)的BCD轉(zhuǎn)換處理。 1．ADC08O9模數(shù)轉(zhuǎn)換的控制 ADC0809是CM0S的8位A/D轉(zhuǎn)換器，片內(nèi)有8路模擬開(kāi)關(guān)，可控制8個(gè)模擬量中的一個(gè)進(jìn)入轉(zhuǎn)換器中。ADC080

EDA中的轉(zhuǎn)換后數(shù)據(jù)的BCD碼轉(zhuǎn)換處理

如表是在ADC0809的基準(zhǔn)電壓（Vref）為5.12 V時(shí)，模擬輸入電壓與輸出電壓的對(duì)應(yīng)關(guān)系表，其中最小電壓準(zhǔn)位是5/28=5/256=0.2V。 這樣，當(dāng)由ADC0809的D[7..0]收到的數(shù)據(jù)信號(hào)是10000110（即86H）時(shí)，則對(duì)照如表時(shí)，高4位1

EDA中的A/D轉(zhuǎn)換控制模塊ADZHKZ的VHDL源程序

A/D轉(zhuǎn)換控制模塊ADZHKZ的VHDL源程序 來(lái)源:ks990次

EDA中的D/A轉(zhuǎn)換控制模塊DAZHKZ的VHDL源程序

D/A轉(zhuǎn)換控制模塊DAZHKZ的VHDL源程序 來(lái)源:ks990次

EDA中的車(chē)載DVD位控系統(tǒng)內(nèi)各模塊的設(shè)計(jì)

分頻模塊FINI：其功能為對(duì)外部輸入時(shí)鐘進(jìn)行分頻，得到周期為1.5 ms計(jì)數(shù)器，并根據(jù)反饋信號(hào)TIME_S對(duì)計(jì)時(shí)器進(jìn)行清零。其輸入輸出接口如圖1所示，圖中的CLKIN為外部時(shí)鐘輸入，TIME_S為定時(shí)器清零信號(hào)。 如圖 分頻模塊F

EDA中的車(chē)載DVD位控主要VHDL源程序

主要VHDL源程序 來(lái)源:ks990次

EDA中的車(chē)載DVD位控系統(tǒng)的有關(guān)仿真

本系統(tǒng)是采用進(jìn)程建模的方式進(jìn)行程序設(shè)計(jì)的，整個(gè)程序比較長(zhǎng)，輸入輸出接口比較多。為了方便仿真和結(jié)果分析，我們可將其中的有關(guān)進(jìn)程 單獨(dú)抽出來(lái)，再加上相應(yīng)的庫(kù)、程序包的使用說(shuō)明、實(shí)體說(shuō)明，組成一個(gè)獨(dú)立的程序（

EDA中的車(chē)載DVD位控系統(tǒng)設(shè)計(jì)要求

2002年全球汽車(chē)音響的總銷(xiāo)量為6600萬(wàn)部，市值達(dá)700多億，而這一年的全球汽車(chē)總銷(xiāo)量不過(guò)5500萬(wàn)輛。可見(jiàn)汽車(chē)音晌的發(fā)展?jié)摿薮?，與汽車(chē)業(yè)保持著同等的增長(zhǎng)速度。車(chē)載DVD雖然是近兩年才出現(xiàn)的新產(chǎn)品，但以其較高的視聽(tīng)

基于EDA技術(shù)的HDB3編碼器的設(shè)計(jì)與實(shí)現(xiàn)

摘要：HDB3碼是數(shù)字基帶通信系統(tǒng)中重要組成部分之一，因其具有無(wú)直流成份，檢錯(cuò)能力強(qiáng)，具有時(shí)鐘恢復(fù)性能等優(yōu)點(diǎn)，成為ITU推薦使用的基帶傳輸碼型之一。首先介紹了HDB3編碼的原理和方法，提出了一種基于EDA技術(shù)實(shí)現(xiàn)的

EDA工具介紹之Magma工具簡(jiǎn)介

〓 Blast Create 設(shè)計(jì)師可以通過(guò)Blast Create對(duì)RTL級(jí)代碼進(jìn)行綜合、觀察、*估，改善其代碼質(zhì)量、設(shè)計(jì)約束和設(shè)計(jì)可測(cè)性；并且通過(guò)SVP技術(shù)建立精確地設(shè)計(jì)原型進(jìn)行布局規(guī)劃。 Blast Create 包括邏輯綜合、物理綜合、DFT

EDA/PLD/PLC