FPGA

我要報(bào)錯(cuò)

FPGA（Field－Programmable Gate Array），即現(xiàn)場(chǎng)可編程門陣列，它是在PAL、GAL、CPLD等可編程器件的基礎(chǔ)上進(jìn)一步發(fā)展的產(chǎn)物。它是作為專用集成電路（ASIC）領(lǐng)域中的一種半定制電路而出現(xiàn)的，既解決了定制電路的不足，又克服了原有可編程器件門電路數(shù)有限的缺點(diǎn)。

基于FPGA的DDS基本信號(hào)發(fā)生器的設(shè)計(jì)

基于FPGA的DDS基本信號(hào)發(fā)生器的設(shè)計(jì)

嵌入式軟件
2012-08-31

DDS FPGA 信號(hào)發(fā)生器 BSP
基于FPGA核心的數(shù)字化儀模塊設(shè)計(jì)

PXI總線是NI公司在計(jì)算機(jī)外設(shè)總線PCI的基礎(chǔ)上實(shí)現(xiàn)的新一代儀器總線，已經(jīng)成為業(yè)界開(kāi)放式總線的標(biāo)準(zhǔn)，基于PXI總線的數(shù)字化儀模塊是現(xiàn)代測(cè) 試系統(tǒng)中重要的一種數(shù)據(jù)記錄與處理設(shè)備。設(shè)計(jì)一個(gè)雙通道12 bit/250 MHz采樣頻

模擬
2012-08-30

模塊設(shè)計(jì) 數(shù)字化儀 FPGA BSP
基于FPGA的星載計(jì)算機(jī)自檢EDAC電路設(shè)計(jì)

摘要：為了消除空間環(huán)境中單粒子翻轉(zhuǎn)(SEU)的影響,目前星載計(jì)算機(jī)中均對(duì)RAM存儲(chǔ)單元采用檢錯(cuò)糾錯(cuò)(EDAC)設(shè)計(jì)。隨著FPGA在航天領(lǐng)域的廣泛應(yīng)用,FPGA已成為EDAC功能實(shí)現(xiàn)的最佳硬件手段。本文介紹了EDAC的編碼和實(shí)現(xiàn),提出一

電子設(shè)計(jì)自動(dòng)化
2012-08-30

電路設(shè)計(jì) EDA DAC FPGA
基于FPGA 的UART 擴(kuò)展總線設(shè)計(jì)和應(yīng)用

摘要：現(xiàn)在嵌入式系統(tǒng)的功能越來(lái)越集合化,需要控制大量外設(shè)。外設(shè)模塊普遍采用UART作為通信接口,但是通常處理器都會(huì)自帶一個(gè)UART串口。實(shí)際應(yīng)用中一個(gè)串口往往不夠用,需要對(duì)系統(tǒng)進(jìn)行擴(kuò)展。本文所介紹的就是以FPGA為實(shí)

電子設(shè)計(jì)自動(dòng)化
2012-08-30

總線設(shè)計(jì) UART SLAVE FPGA
基于FPGA的水聲信號(hào)采樣存儲(chǔ)系統(tǒng)設(shè)計(jì)

摘要：為了提高水聲傳感器網(wǎng)絡(luò)通信系統(tǒng)試驗(yàn)和算法研究的效率，水聲傳感器網(wǎng)絡(luò)節(jié)點(diǎn)需要具有水聲通信的原始波形數(shù)據(jù)的記錄功能。本文設(shè)計(jì)了一種水聲信號(hào)采樣存儲(chǔ)系統(tǒng)，實(shí)現(xiàn)了數(shù)據(jù)變速率AD采集、數(shù)據(jù)環(huán)形存儲(chǔ)、數(shù)據(jù)連續(xù)

電子設(shè)計(jì)自動(dòng)化
2012-08-30

系統(tǒng)設(shè)計(jì) 信號(hào)采樣水聲信號(hào) FPGA
基于FPGA的高精度時(shí)差測(cè)量系統(tǒng)設(shè)計(jì)

摘要：在時(shí)差定位(TDOA)技術(shù)中，高精度的時(shí)差測(cè)量是準(zhǔn)確定位的關(guān)鍵。針對(duì)這一需要，提出一種基于FPGA 的高精度時(shí)差測(cè)量系統(tǒng)的實(shí)現(xiàn)方案。本系統(tǒng)的時(shí)差測(cè)算單元以Altera 公司Cyclone 系列的EP1C3T144 芯片為核心，并提

電子設(shè)計(jì)自動(dòng)化
2012-08-30

高精度系統(tǒng)設(shè)計(jì) 測(cè)量系統(tǒng) FPGA
基于FPGA的軟件無(wú)線電平臺(tái)設(shè)計(jì)

0 引言軟件無(wú)線電的出現(xiàn)，是無(wú)線電通信從模擬到數(shù)字、從固定到移動(dòng)后，由硬件到軟件的第三次變革。簡(jiǎn)單地說(shuō)，軟件無(wú)線電就是一種基于通用硬件平臺(tái)，并通過(guò)軟件可提供多種服務(wù)的、適應(yīng)多種標(biāo)準(zhǔn)的、多頻帶多模式的、可

電子設(shè)計(jì)自動(dòng)化
2012-08-30

軟件無(wú)線電電平 POWERPC FPGA
基于EDA 技術(shù)（FPGA）的自動(dòng)門控制系統(tǒng)設(shè)計(jì)

引言門和人類文明是孿生的，它伴隨著人類文明的發(fā)展而躍動(dòng)。21 世紀(jì)的今天，門更加突出了安全理念，強(qiáng)調(diào)了有效性：有效地防范、通行、疏散，同時(shí)還突出了建筑藝術(shù)的理念，強(qiáng)調(diào)門與建筑以及周圍環(huán)境整體的協(xié)調(diào)、和諧

電子設(shè)計(jì)自動(dòng)化
2012-08-30

控制系統(tǒng)設(shè)計(jì) EDA 自動(dòng)門控制系統(tǒng) FPGA
高性能DC/DC轉(zhuǎn)換器應(yīng)對(duì)FPGA應(yīng)用中的供電要求

隨著FPGA制造工藝尺寸持續(xù)縮小、設(shè)計(jì)配置更加靈活，以及采用FPGA的系統(tǒng)的不斷發(fā)展，原來(lái)只采用微處理器和ASIC的應(yīng)用現(xiàn)在也可以用FPGA來(lái)實(shí)現(xiàn)了。最近FPGA供應(yīng)商推出的新型可

電源
2012-08-30

供電 DC/DC轉(zhuǎn)換器 MODULE FPGA
Altera通過(guò)早期使用計(jì)劃，讓客戶提前了解面向FPGA的OpenCL效能優(yōu)勢(shì)

Altera公司(NASDAQ: ALTR)今天發(fā)布其面向FPGA的OpenCL (開(kāi)放計(jì)算語(yǔ)言)早期使用計(jì)劃(EAP)，支持客戶提前了解Altera面向FPGA的OpenCL解決方案。采用這一開(kāi)放標(biāo)準(zhǔn)，設(shè)計(jì)團(tuán)隊(duì)可以在高級(jí)C語(yǔ)言框架中面向FPGA設(shè)計(jì)他們自己的

消費(fèi)電子
2012-08-30

Altera FPGA設(shè)計(jì) OPENCL FPGA
Altera早期使用計(jì)劃讓客戶了解面向FPGA的OpenCL效能優(yōu)勢(shì)

Altera公司今天發(fā)布其面向FPGA的OpenCL (開(kāi)放計(jì)算語(yǔ)言)早期使用計(jì)劃(EAP)，支持客戶提前了解Altera面向FPGA的OpenCL解決方案。采用這一開(kāi)放標(biāo)準(zhǔn)，設(shè)計(jì)團(tuán)隊(duì)可以在高級(jí)C語(yǔ)言框架中面向FPGA設(shè)計(jì)他們自己的系統(tǒng)和算法，大

消費(fèi)電子
2012-08-30

Altera FPGA設(shè)計(jì) OPENCL FPGA
Altera通過(guò)早期使用計(jì)劃讓客戶提前了解面向FPGA的OpenCL效能優(yōu)勢(shì)

Altera公司8月29號(hào)發(fā)布其面向FPGA的OpenCL (開(kāi)放計(jì)算語(yǔ)言)早期使用計(jì)劃(EAP)，支持客戶提前了解Altera面向FPGA的OpenCL解決方案。采用這一開(kāi)放標(biāo)準(zhǔn)，設(shè)計(jì)團(tuán)隊(duì)可以在高級(jí)C語(yǔ)言框架中面向FPGA設(shè)計(jì)他們自己的系統(tǒng)和算法

消費(fèi)電子
2012-08-30

Altera FPGA設(shè)計(jì) OPENCL FPGA
Altera通過(guò)早期使用計(jì)劃讓客戶提前了解面向FPGA的OpenCL效能優(yōu)勢(shì)

Altera公司8月29號(hào)發(fā)布其面向FPGA的OpenCL (開(kāi)放計(jì)算語(yǔ)言)早期使用計(jì)劃(EAP)，支持客戶提前了解Altera面向FPGA的OpenCL解決方案。采用這一開(kāi)放標(biāo)準(zhǔn)，設(shè)計(jì)團(tuán)隊(duì)可以在高級(jí)C語(yǔ)言框架中面向FPGA設(shè)計(jì)他們自己的系統(tǒng)和算法

消費(fèi)電子
2012-08-30

Altera FPGA設(shè)計(jì) OPENCL FPGA
Altera通過(guò)早期使用計(jì)劃，讓客戶提前了解面向FPGA的OpenCL效能優(yōu)勢(shì)

Altera公司(NASDAQ: ALTR)今天發(fā)布其面向FPGA的OpenCL (開(kāi)放計(jì)算語(yǔ)言)早期使用計(jì)劃(EAP)，支持客戶提前了解Altera面向FPGA的OpenCL解決方案。采用這一開(kāi)放標(biāo)準(zhǔn)，設(shè)計(jì)團(tuán)隊(duì)可以在高級(jí)C語(yǔ)言框架中面向FPGA設(shè)計(jì)他們自己的

消費(fèi)電子
2012-08-30

Altera FPGA設(shè)計(jì) OPENCL FPGA
Altera早期使用計(jì)劃讓客戶了解面向FPGA的OpenCL效能優(yōu)勢(shì)

Altera公司今天發(fā)布其面向FPGA的OpenCL (開(kāi)放計(jì)算語(yǔ)言)早期使用計(jì)劃(EAP)，支持客戶提前了解Altera面向FPGA的OpenCL解決方案。采用這一開(kāi)放標(biāo)準(zhǔn)，設(shè)計(jì)團(tuán)隊(duì)可以在高級(jí)C語(yǔ)言框架中面向FPGA設(shè)計(jì)他們自己的系統(tǒng)和算法，大

消費(fèi)電子
2012-08-30

Altera FPGA設(shè)計(jì) OPENCL FPGA
Xilinx收購(gòu)PetaLogix意在FPGA和SoC？

可編程邏輯供應(yīng)商賽靈思（Xilinx）公司，本周二（8月28日）公布已成功收購(gòu)嵌入式Linux方案供應(yīng)商 PetaLogix。交易具體細(xì)節(jié)尚未披露。賽靈思公司發(fā)言人表示，PetaLogix公司及其技術(shù)的加入，將會(huì)為公司客戶帶來(lái)更堅(jiān)實(shí)的

電子設(shè)計(jì)自動(dòng)化
2012-08-30

Xilinx SoC LOGIX FPGA
基于FPGA嵌入式系統(tǒng)的雷達(dá)信號(hào)模擬器設(shè)計(jì)

摘要：結(jié)合FPGA嵌入式系統(tǒng)具有硬件電路高并行度和軟件編程控制簡(jiǎn)單的特點(diǎn)，設(shè)計(jì)了一套基于FPGA嵌入式系統(tǒng)的雷達(dá)信號(hào)模擬器，能夠完成雷達(dá)中頻和視頻信號(hào)、雜波和干擾信號(hào)的模擬，實(shí)現(xiàn)雷達(dá)系統(tǒng)在不具備實(shí)際接收前端

電子設(shè)計(jì)自動(dòng)化
2012-08-29

嵌入式系統(tǒng) 雷達(dá)信號(hào) 信號(hào)模擬器 FPGA
基于FPGA在彈上信息處理機(jī)中的應(yīng)用

引言信息處理機(jī)(圖1)用于完成導(dǎo)彈上多路遙測(cè)信息的采集、處理、組包發(fā)送。主要功能包括高速1553B總線的數(shù)據(jù)收發(fā) 、422接口設(shè)備的數(shù)據(jù)加載與檢測(cè)、多路數(shù)據(jù)融合和數(shù)據(jù)接收、處理、組包發(fā)送的功能。其中，總線數(shù)據(jù)和其

電子設(shè)計(jì)自動(dòng)化
2012-08-29

數(shù)據(jù)融合信息處理緩沖區(qū) FPGA
基于Spartan-3 FPGA的視頻采集系統(tǒng)設(shè)計(jì)

引言視頻采集的主流實(shí)現(xiàn)方案有兩種：一是基于ASIC，該方案一般采用意法、AMD等公司的專用視頻處理芯片；二是基于DSP，主要采用TI、ADI等公司的DSP信號(hào)處理器。它們作為輔處理器，可在主CPU控制下進(jìn)行視頻信號(hào)的采集壓

電子設(shè)計(jì)自動(dòng)化
2012-08-29

系統(tǒng)設(shè)計(jì) 視頻采集系統(tǒng) SPARTAN-3 FPGA
Altera發(fā)布面向FPGA的OpenCL早期使用計(jì)劃(EAP)

Altera公司今天發(fā)布其面向FPGA的OpenCL (開(kāi)放計(jì)算語(yǔ)言)早期使用計(jì)劃(EAP)，支持客戶提前了解Altera面向FPGA的OpenCL解決方案。采用這一開(kāi)放標(biāo)準(zhǔn)，設(shè)計(jì)團(tuán)隊(duì)可以在高級(jí)C語(yǔ)言框架中面向FPGA設(shè)計(jì)他們自己的系統(tǒng)和算法，大

電子設(shè)計(jì)自動(dòng)化
2012-08-29

Altera OPENCL FPGA

首頁(yè) 上一頁(yè) 176 177 178 179 180 181 182 183 184 185 下一頁(yè) 尾頁(yè)

www.久久久久|狼友网站av天堂|精品国产无码a片|一级av色欲av|91在线播放视频|亚洲无码主播在线|国产精品草久在线|明星AV网站在线|污污内射久久一区|婷婷综合视频网站

FPGA

基于FPGA的DDS基本信號(hào)發(fā)生器的設(shè)計(jì)

基于FPGA核心的數(shù)字化儀模塊設(shè)計(jì)

基于FPGA的星載計(jì)算機(jī)自檢EDAC電路設(shè)計(jì)

基于FPGA 的UART 擴(kuò)展總線設(shè)計(jì)和應(yīng)用

基于FPGA的水聲信號(hào)采樣存儲(chǔ)系統(tǒng)設(shè)計(jì)

基于FPGA的高精度時(shí)差測(cè)量系統(tǒng)設(shè)計(jì)

基于FPGA的軟件無(wú)線電平臺(tái)設(shè)計(jì)

基于EDA 技術(shù)（FPGA）的自動(dòng)門控制系統(tǒng)設(shè)計(jì)

高性能DC/DC轉(zhuǎn)換器應(yīng)對(duì)FPGA應(yīng)用中的供電要求

Altera通過(guò)早期使用計(jì)劃，讓客戶提前了解面向FPGA的OpenCL效能優(yōu)勢(shì)

Altera早期使用計(jì)劃讓客戶了解面向FPGA的OpenCL效能優(yōu)勢(shì)

Altera通過(guò)早期使用計(jì)劃讓客戶提前了解面向FPGA的OpenCL效能優(yōu)勢(shì)

Altera通過(guò)早期使用計(jì)劃讓客戶提前了解面向FPGA的OpenCL效能優(yōu)勢(shì)

Altera通過(guò)早期使用計(jì)劃，讓客戶提前了解面向FPGA的OpenCL效能優(yōu)勢(shì)

Altera早期使用計(jì)劃讓客戶了解面向FPGA的OpenCL效能優(yōu)勢(shì)

Xilinx收購(gòu)PetaLogix意在FPGA和SoC？

基于FPGA嵌入式系統(tǒng)的雷達(dá)信號(hào)模擬器設(shè)計(jì)

基于FPGA在彈上信息處理機(jī)中的應(yīng)用

基于Spartan-3 FPGA的視頻采集系統(tǒng)設(shè)計(jì)

Altera發(fā)布面向FPGA的OpenCL早期使用計(jì)劃(EAP)

相關(guān)標(biāo)簽

關(guān)注此標(biāo)簽的用戶(人)

熱門活動(dòng)

課程視頻