FPGA
-
基于FPGA的數(shù)字電壓表的設(shè)計
0 引 言傳統(tǒng)的數(shù)字電壓表設(shè)汁通常以大規(guī)模ASIC(專用集成電路)為核心器件，并輔以少量中規(guī)模集成電路及顯示器件構(gòu)成。ASIC完成從模擬量的輸入到數(shù)字量的輸出，是數(shù)字電壓表的心臟。這種電壓表的設(shè)計簡單、精確度高，但
-
FPGA開始進入SoC，下一代SoC將實現(xiàn)可編程
無晶圓廠FPGA供貨商 Achronix Semiconductor Corp. 開始向芯片公司授權(quán)其FPGA技術(shù)，將業(yè)務(wù)范圍擴展到了廣大的 SoC市場。 Achronix 表示，將繼續(xù)推出采用英特爾(Intel)制程制造的高性能 22nm FPGA ，但另一方面也將努
-
分析CPLD與FPGA區(qū)別
可編程邏輯器件主要包括FPGA和CPLD，F(xiàn)PGA是Field Programmable Gate Array縮寫，CPLD是Complex Promrammable Logic Device的縮寫。隨著芯片技術(shù)的發(fā)展，CPLD和FPGA的概念已經(jīng)模糊在一起，如Altera和Lattice公司把小容
-
FPGA與DSP信號處理系統(tǒng)的散熱設(shè)計
引言隨著系統(tǒng)性能的不斷提升，系統(tǒng)功耗也隨之增大，如何對系統(tǒng)進行有效的散熱，控制系統(tǒng)溫度滿足芯片的正常工作條件變成了一個十分棘手的問題。通常使用風冷技術(shù)對系統(tǒng)進行散熱。采用風冷技術(shù)時要重點考慮散熱效率問
-
使用ISE設(shè)計工具優(yōu)化FPGA的功耗
從Xilinx公司推出FPGA二十多年來，研發(fā)工作大大提高了FPGA的速度和面積效率，縮小了FPGA與ASIC之間的差距，使FPGA成為實現(xiàn)數(shù)字電路的優(yōu)選平臺。今天，功耗日益成為FPGA供應(yīng)商及其客戶關(guān)注的問題。降低FPGA功耗是降低
-
基于FPGA的準單輸入調(diào)變序列生成器設(shè)計
1.引言隨著集成電路復(fù)雜度越來越高，測試開銷在電路和系統(tǒng)總開銷中所占的比例不斷上升，測試方法的研究顯得非常突出。目前在測試源的劃分上可以采用內(nèi)建自測試或片外測試。內(nèi)建自測試把測試源和被測電路都集成在芯片
-
Microsemi下一代SmartFusion2 SoC FPGA 實現(xiàn)性能突破
Microsemi推出下一代SmartFusion2 SoC FPGA;提供安全性、可靠性和低功耗的突破能力業(yè)界唯一瞄準工業(yè)、國防、航空、通訊和醫(yī)療應(yīng)用的快閃FPGA器件致力于提供幫助功率管理、安全、可靠與高性能半導(dǎo)體技術(shù)產(chǎn)品供應(yīng)商美高
-
Microsemi推出下一代SmartFusion®2 SoC FPGA
21ic訊 美高森美公司(Microsemi Corporation)發(fā)布新的SmartFusion®2系統(tǒng)級芯片(system-on-chip，SoC)現(xiàn)場可編程門陣列(field programmable gate array，F(xiàn)PGA)系列。Microsemi下一代SmartFusion2 SoC FPGA設(shè)計
-
利用Xilinx FPGA和存儲器接口生成器簡化存儲器接口
FPGA 設(shè)計人員在滿足關(guān)鍵時序余量的同時力爭實現(xiàn)更高性能，在這種情況下，存儲器接口的設(shè)計是一個一向構(gòu)成艱難而耗時的挑戰(zhàn)。Xilinx FPGA 提供 I/O 模塊和邏輯資源，從而使接口設(shè)計變得更簡單、更可靠。盡管如此，I/
-
基于AVR和FPGA高精度數(shù)字式移相發(fā)生器的設(shè)計
1 引 言移相信號發(fā)生器屬于信號源的一個重要組成部分，但傳統(tǒng)的模擬移相有許多不足，如移相輸出波形易受輸入波形的影響，移相角度與負載的大小和性質(zhì)有關(guān)，移相精度不高，分辨率較低等。而且，傳統(tǒng)的模擬移相不能實現(xiàn)
-
FPGA與DDR3 SDRAM的接口設(shè)計
DDR3 SDRAM內(nèi)存的總線速率達到600 Mbps to 1.6 Gbps (300 to 800 MHz)，1.5V的低功耗工作電壓，采用90nm制程達到2Gbits的高密度。這個架構(gòu)毫無疑問更快、更大，每比特的功耗也更低，但是如何實現(xiàn)FPGA和DDR3 SDRAM DI
-
淺談FPGA與ASIC的設(shè)計優(yōu)勢
ASIC 和 FPGA 具有不同的價值主張，選擇其中之一之前，一定要對其進行仔細評估。2種技術(shù)的比較信息非常豐富。這里介紹了ASIC和FPGA的優(yōu)勢與劣勢。FPGA 和 ASIC 的設(shè)計優(yōu)勢比較FPGA 的設(shè)計優(yōu)勢更快的面市時間 - 無需布
-
淺談FPGA基礎(chǔ)入門相關(guān)知識
很多人對于CPLD下JTAG的下載很熟悉了,可轉(zhuǎn)到FPGA來的時候,多多少少有些迷惑,怎么 出現(xiàn)配置芯片了,為什么要用不同的下載電纜,不同的下載模式?我就自己知道的一點東西談一些個人的見解,并發(fā)一些資料.有問題大家也一起討
-
賽靈思Virtex-5 FPGA的LTE仿真器的實現(xiàn)步驟
功能強大的可編程邏輯平臺使得Prisma Engineering公司能夠針對所有蜂窩網(wǎng)絡(luò)提供可重配置無線測試設(shè)備。長期演進(LTE)是移動寬帶的最3GPP標準，它打破了現(xiàn)有蜂窩網(wǎng)絡(luò)的固有模式。LTE與前代UMTS和GSM標準相比，除采用高
-
FPGA+POWER PC架構(gòu)的實時飛行試驗振動數(shù)據(jù)分析系統(tǒng)
引言在飛行試驗過程中，飛行試驗安全監(jiān)控對飛行試驗的安全起著至關(guān)重要的作用。飛行試驗本身具有相當?shù)娘L險性，危及飛機和試飛員安全的因素錯綜復(fù)雜、涉及面廣，不但包含飛機本身的因素，還包括許多外界條件。由于不
-
Altera 20nm FPGA：創(chuàng)新的3D集成、收發(fā)器與可變精度DSP
近期，Altera CTO Misha Burich時隔5個月再度訪華，帶來了最新Altera基于20nm的關(guān)鍵消息。創(chuàng)新的3D集成和賽靈思不同的是，Altera在28nm時代并沒有宣傳3D或者2.5D技術(shù)，因此原本在代工廠上與TSMC合作更長時間的Altera
-
在視頻監(jiān)控系統(tǒng)中使用FPGA進行視頻處理
視頻監(jiān)控系統(tǒng)是火車站、機場、銀行、娛樂場所、購物中心甚至家庭保安的重要組件。隨著安全風險的增加，對視覺監(jiān)視和記錄事件的需求以多種使用模式激增。因此，新架構(gòu)必須為橫跨一整套日漸繁雜的視頻監(jiān)控系統(tǒng)要求的成
-
關(guān)于交換位技術(shù)如何改進FPGA-PWM計數(shù)器性能
簡單改變FPGA計數(shù)器規(guī)格使作為DAC功能PWM計數(shù)器的紋波降低。當需要一些模擬輸出和系統(tǒng)中有FPGA時，很可能選擇使用如圖1的PWM模塊和簡單低通濾波器。FPGA的輸出是固定頻率、計數(shù)器和數(shù)字比較器使占空比可變的典型波形
-
淺析FPGA的基本特點及應(yīng)用
FPGA的基本特點1)采用FPGA設(shè)計ASIC電路(專用集成電路)，用戶不需要投片生產(chǎn)，就能得到合用的芯片。2)FPGA可做其它全定制或半定制ASIC電路的中試樣片。3)FPGA內(nèi)部有豐富的觸發(fā)器和I/O引腳。4)FPGA是ASIC電路中設(shè)計周期
-
FPGA工作原理及其簡介
FPGA工作原理FPGA采用了邏輯單元陣列LCA(Logic Cell Array)這樣一個概念，內(nèi)部包括可配置邏輯模塊CLB(Configurable Logic Block)、輸出輸入模塊IOB(Input Output Block)和內(nèi)部連線(Interconnect)三個部分。 現(xiàn)場可編
