概覽無(wú)線設(shè)備的數(shù)量、通信標(biāo)準(zhǔn)的多樣性,以及調(diào)制方案的復(fù)雜度,每一年都在不斷增加。而隨著每一代新技術(shù)的誕生,由于使用傳統(tǒng)技術(shù)測(cè)試無(wú)線設(shè)備,需要大量更復(fù)雜的測(cè)試設(shè)備,其成本也在不斷提高。使用虛擬(軟件)儀器
系統(tǒng)級(jí)芯片(SoC)可采用現(xiàn)場(chǎng)可編程門(mén)陣列(FPGA)或?qū)S眉呻娐?ASIC)兩種方式實(shí)現(xiàn)。目前業(yè)界通常將處理器、邏輯單元和存儲(chǔ)器等系統(tǒng)嵌入FPGA中構(gòu)成靈活的SoC解決方案,本文以Virtex-II系列Platform FPGA為例,說(shuō)明采用
通常來(lái)說(shuō)半導(dǎo)體產(chǎn)業(yè)是周期性行業(yè),其周期一般為4到5年。但是隨著新技術(shù)和應(yīng)用的快速發(fā)展,現(xiàn)今半導(dǎo)體周期越來(lái)越短,且每一個(gè)周期都有典型應(yīng)用作為拉動(dòng)點(diǎn),比如過(guò)去的PC、后來(lái)的通信行業(yè)。FPGA也明顯符合這種規(guī)律。但
通常來(lái)說(shuō)半導(dǎo)體產(chǎn)業(yè)是周期性行業(yè),其周期一般為4到5年。但是隨著新技術(shù)和應(yīng)用的快速發(fā)展,現(xiàn)今半導(dǎo)體周期越來(lái)越短,且每一個(gè)周期都有典型應(yīng)用作為拉動(dòng)點(diǎn),比如過(guò)去的PC、后來(lái)的通信行業(yè)。FPGA也明顯符合這種規(guī)律。但
隨著雷達(dá)技術(shù)的發(fā)展,出現(xiàn)了多種體制的雷達(dá),比如脈沖多普勒雷達(dá)、SAR、相控陣?yán)走_(dá)先進(jìn),雖然這些雷達(dá)的功能不同,但是為了提作用距離和距離向上的分辨率,都彩了大時(shí)寬積信號(hào)。 在雷達(dá)信號(hào)源設(shè)計(jì)領(lǐng)域,DDS技術(shù)
作為一個(gè)菜鳥(niǎo)我很愿意分享下我做的一些小東西,記得一年前好像少幾天吧,看記錄是2009年5月19日我用51單片機(jī)做數(shù)字鐘的情景,那個(gè)時(shí)候用匯編,焦頭爛額,做了三天,還請(qǐng)教了老師。哎,現(xiàn)在都已經(jīng)用C了,而且重心已經(jīng)
隨著FPGA設(shè)計(jì)越來(lái)越復(fù)雜,芯片內(nèi)部的時(shí)鐘域也越來(lái)越多,使全局復(fù)位已不能夠適應(yīng)FPGA設(shè)計(jì)的需求,更多的設(shè)計(jì)趨向于使用局部的復(fù)位。本節(jié)將會(huì)從FPGA內(nèi)部復(fù)位“樹(shù)”的結(jié)構(gòu)來(lái)分析復(fù)位的結(jié)構(gòu)。我們的復(fù)位線將會(huì)
ASIC是英文的Application Specific Integrated Circuits縮寫(xiě),即專(zhuān)用集成電路,是指應(yīng)特定用戶(hù)要求和特定電子系統(tǒng)的需要而設(shè)計(jì)、制造的集成電路。目前用CPLD(復(fù)雜可編程邏輯器件)和FPGA(現(xiàn)場(chǎng)可編程邏輯陣列)來(lái)進(jìn)行AS
現(xiàn)在的FPGA正變得越來(lái)越復(fù)雜,向引腳分配信號(hào)的任務(wù)曾經(jīng)很簡(jiǎn)單,現(xiàn)在也變得相當(dāng)繁復(fù)。下面這些用于向多用途引腳指配信號(hào)的指導(dǎo)方針有助于設(shè)計(jì)師根據(jù)最多到最少的約束信號(hào)指配原則提前考慮信號(hào)指配,并減少反復(fù)的次數(shù)
盡管FPGA和CPLD都是可編程器件,有很多共同特點(diǎn),但由于CPLD和FPGA結(jié)構(gòu)上的差異,具有各自的特點(diǎn):1、CPLD更適合完成各種算法和組合邏輯,FPGA更適合于完成時(shí)序邏輯。換句話說(shuō),FPGA更適合于觸發(fā)器豐富的結(jié)構(gòu),而CPLD更適
Altera公開(kāi)其下一代20奈米(nm)制程現(xiàn)場(chǎng)可編程閘陣列(FPGA)技術(shù)藍(lán)圖。繼臺(tái)積電表示2013年可望量產(chǎn)20奈米產(chǎn)品后,Altera旋即對(duì)外發(fā)表其20奈米系統(tǒng)單晶片(SoC)FPGA的產(chǎn)品,將透過(guò)三維(3D)封裝技術(shù)進(jìn)行開(kāi)發(fā),可較前一代產(chǎn)
基于FPGA的高清圖像處理方法介紹
基于Virtex-5 FPGA的音視頻監(jiān)視系統(tǒng)方案設(shè)計(jì)
基于FPGA的正交相干檢波方法及實(shí)現(xiàn)
在數(shù)字電路方案設(shè)計(jì)中DSP與FPGA的比較與選擇
FPGA在微型投影儀中的應(yīng)用設(shè)計(jì)
作為測(cè)試、測(cè)量和自動(dòng)化應(yīng)用的標(biāo)準(zhǔn)平臺(tái),PXI正在以年復(fù)合增長(zhǎng)率17.6%的速度在多個(gè)行業(yè)得到應(yīng)用。而深受行業(yè)廠商及工程師歡迎的年度技術(shù)盛會(huì) PXI技術(shù)和應(yīng)用論壇(PXI Technology and Application Conference,簡(jiǎn)稱(chēng)PXI
摘要:本文介紹了一種基于FPGA的光纖陀螺慣導(dǎo)系統(tǒng)溫控電路接口設(shè)計(jì)。主要說(shuō)明了溫控電路整體結(jié)構(gòu),溫控電路工作流程,FPGA與外圍電路的通信接口和FPGA的邏輯設(shè)計(jì)等幾個(gè)方面。1 引言采用光纖陀螺的捷聯(lián)慣性導(dǎo)航系統(tǒng)是一
摘要:本文以星載測(cè)控系統(tǒng)為背景,提出了一種基于 Actel Flash FPGA的高可靠設(shè)計(jì)方案。采用不易發(fā)生單粒子翻轉(zhuǎn)的 flash FPGA芯片,結(jié)合 FPGA內(nèi)部的改進(jìn)型三模冗余、分區(qū)設(shè)計(jì)和降級(jí)重構(gòu),實(shí)現(xiàn)了高實(shí)時(shí)、高可靠的系統(tǒng)。
摘要:一種基于 FPGA的洗片機(jī)控制系統(tǒng)的設(shè)計(jì),給出了系統(tǒng)的工作原理與設(shè)計(jì)方案,重點(diǎn)論述了FPGA在系統(tǒng)中應(yīng)用與具體實(shí)現(xiàn)。該系統(tǒng)實(shí)現(xiàn)了在0℃~50℃范圍內(nèi)精度0.1℃的測(cè)量與控制。相對(duì)于傳統(tǒng)的單片機(jī)系統(tǒng),本系統(tǒng)具有結(jié)