FPGA
-
基于FPGA的高速AD轉(zhuǎn)換
摘要：在雷達(dá)設(shè)計中，需要對接收到的信號首先進(jìn)行模數(shù)轉(zhuǎn)換，其轉(zhuǎn)換速度和準(zhǔn)確性直接決定了之后FFT等運(yùn)算的準(zhǔn)確性，最終影響雷達(dá)測量精度。介紹了一種基于FPGA，利用芯片ADS7890實現(xiàn)一種快速14位串行AD轉(zhuǎn)換，對系統(tǒng)的
-
FPGA迎來硅片融合時代
“從上世紀(jì)90年代開始，F(xiàn)PGA經(jīng)歷了快速發(fā)展、短期的經(jīng)濟(jì)泡沫破裂、平穩(wěn)增長幾個過程，即將進(jìn)入硅片融合時代。” Altera公司資深副總裁，首席技術(shù)官M(fèi)isha Burich博士如是說。Misha Burich博士解釋說，起初，
-
小型化低功耗數(shù)字信號處理器設(shè)計
摘要：隨著電子技術(shù)的不斷進(jìn)步，一些原本只能安裝在較大平臺的通信設(shè)備通過小型化、低功耗設(shè)計已經(jīng)能夠加裝在較小的平臺上，而通信設(shè)備的加裝會使這些平臺的信息化程度大幅提升，從而適應(yīng)更多的應(yīng)用場合。為了實現(xiàn)通
-
基于DSP+FPGA的高精度程控交流電源設(shè)計
摘要：介紹了一種基于DSP+FPGA芯片技術(shù)的高精度程控交流電源的實現(xiàn)方法，利用FPGA實現(xiàn)了任意波形發(fā)生功能，并對功率逆變等電路進(jìn)行了詳細(xì)的分析和設(shè)計，最后給出了實驗結(jié)果以及相關(guān)波形。關(guān)鍵詞：交流電源；程控；任
-
基于FPGA的運(yùn)動估計設(shè)計
摘要：利用功能強(qiáng)大的FPGA實現(xiàn)視頻圖像的一種運(yùn)動估計設(shè)計，采用的搜索方法是三步搜索法。在進(jìn)行方案設(shè)計時，本文采用了技術(shù)比較成熟的VHDL語言進(jìn)行設(shè)計，并使用Quartus II軟件進(jìn)行時序仿真。由仿真結(jié)果可知，無論是
-
FPGA的高速多通道數(shù)據(jù)采集控制器IP核設(shè)計
FPGA的高速多通道數(shù)據(jù)采集控制器IP核設(shè)計
-
采用FPGA解決通信接口問題
引言 在過去兩年里,用于消除IC、電路板和系統(tǒng)之間數(shù)據(jù)傳輸瓶頸的接口標(biāo)準(zhǔn)層出不窮,本文將考評通信應(yīng)用標(biāo)準(zhǔn)部件的某些最流行的標(biāo)準(zhǔn),并研究眾多新標(biāo)準(zhǔn)出現(xiàn)的原因,此外還探討設(shè)計者可如何解決互用性的難題。 新興
-
采用FPGA解決通信接口問題
采用FPGA解決通信接口問題
-
基于FPGA的中文字符顯示的VHDL程序
基于FPGA的中文字符顯示的VHDL程序
-
用VHDL/VerilogHD語言開發(fā)PLD/FPGA的完整流程
用VHDL/VerilogHD語言開發(fā)PLD/FPGA的完整流程
-
基于FPGA的LED電視動態(tài)背光系統(tǒng)設(shè)計
本文設(shè)計一款基于FPGA(現(xiàn)場可編程門陣列)的液晶電視動態(tài)背光系統(tǒng)，采用LED側(cè)背光方式，符合當(dāng)前液晶電視LED背光應(yīng)用主流。 電視動態(tài)背光 以往的電視機(jī)主板將圖像信號通過LVDS(LowVoltageDifferentialSignal，低
-
基于FPGA的LED電視動態(tài)背光系統(tǒng)設(shè)計
本文設(shè)計一款基于FPGA(現(xiàn)場可編程門陣列)的液晶電視動態(tài)背光系統(tǒng)，采用LED側(cè)背光方式，符合當(dāng)前液晶電視LED背光應(yīng)用主流。 電視動態(tài)背光 以往的電視機(jī)主板將圖像信號通過LVDS(LowVoltageDifferentialSignal，低
-
基于FPGA的LED電視動態(tài)背光系統(tǒng)設(shè)計
基于FPGA的LED電視動態(tài)背光系統(tǒng)設(shè)計
-
基于FPGA的IPV6數(shù)字包的分離與封裝的實現(xiàn)
基于FPGA的IPV6數(shù)字包的分離與封裝的實現(xiàn)
-
基于FPGA的LVDS高速數(shù)據(jù)通信卡設(shè)計
摘要 基于FPGA、PCI9054、SDRAM和DDS設(shè)計了用于某遙測信號模擬源的專用板卡。PCI9054實現(xiàn)與上位機(jī)的數(shù)據(jù)交互，F(xiàn)PGA實現(xiàn)PCI本地接口轉(zhuǎn)換、數(shù)據(jù)接收發(fā)送控制及DDS芯片的配置。通過WDM驅(qū)動程序設(shè)計及MFC交互界面設(shè)計，最
-
開關(guān)磁阻電機(jī)全數(shù)字控制系統(tǒng)中FPGA的應(yīng)用
摘要：提出了基于數(shù)字信號處理器(DSP)和現(xiàn)場可編程門陣列(FPGA)的開關(guān)磁阻電動機(jī)全數(shù)字控制系統(tǒng)，對DSP和FPGA的功能進(jìn)行了分配。根據(jù)開關(guān)磁阻電動機(jī)的驅(qū)動要求，分析控制邏輯，由FPGA實現(xiàn)了電流斬波、角度位置和PWM電
-
開關(guān)磁阻電機(jī)全數(shù)字控制系統(tǒng)中FPGA的應(yīng)用
摘要：提出了基于數(shù)字信號處理器(DSP)和現(xiàn)場可編程門陣列(FPGA)的開關(guān)磁阻電動機(jī)全數(shù)字控制系統(tǒng)，對DSP和FPGA的功能進(jìn)行了分配。根據(jù)開關(guān)磁阻電動機(jī)的驅(qū)動要求，分析控制邏輯，由FPGA實現(xiàn)了電流斬波、角度位置和PWM電
-
基于改進(jìn)的布斯算法FPGA嵌入式18×18乘法器
摘要：設(shè)計了一款嵌入FPGA的乘法器，該乘法器能夠滿足兩個18 b有符號或17 b無符號數(shù)的乘法運(yùn)算。該設(shè)計基于改進(jìn)的布斯算法，提出了一種新的布斯譯碼和部分積結(jié)構(gòu)，并對9-2壓縮樹和超前進(jìn)位加法器進(jìn)行了優(yōu)化。該乘法器
-
基于FPGA的FFT算法優(yōu)化及其在磁共振譜儀中的應(yīng)用
摘要：提出了一種基于FPGA的依據(jù)核磁共振譜儀雙通道頻譜圖對其信號增益和相位差不平衡進(jìn)行調(diào)節(jié)的設(shè)計方案，詳細(xì)闡述了FFT算法在FPGA中的設(shè)計與實現(xiàn)方法。該模塊中的FFT處理器通過多個64點(diǎn)并行FFT模塊復(fù)用實現(xiàn)，復(fù)數(shù)乘
-
基于FPGA高階FIR濾波器的實現(xiàn)
摘要：從FIR數(shù)字濾波器的基本結(jié)構(gòu)模型出發(fā)，分析了FIR濾波器的設(shè)計思路及具體實現(xiàn)方法，詳細(xì)介紹了FIR濾波器的分布式算法(DA)結(jié)構(gòu)。通過分析計算，得到普通DA結(jié)構(gòu)實現(xiàn)高階濾波器會消耗大量的查找表資源，這樣的資源消
