FPGA

我要報(bào)錯(cuò)

FPGA（Field－Programmable Gate Array），即現(xiàn)場(chǎng)可編程門陣列，它是在PAL、GAL、CPLD等可編程器件的基礎(chǔ)上進(jìn)一步發(fā)展的產(chǎn)物。它是作為專用集成電路（ASIC）領(lǐng)域中的一種半定制電路而出現(xiàn)的，既解決了定制電路的不足，又克服了原有可編程器件門電路數(shù)有限的缺點(diǎn)。

賽靈思推出Virtex-7 FPGA系列首款產(chǎn)品

21ic訊賽靈思公司（Xilinx, Inc.）日前宣布推出了 Virtex-7 現(xiàn)場(chǎng)可編程門陣列 (FPGA) 系列的首款產(chǎn)品。28nm Virtex-7系列產(chǎn)品旨在滿足設(shè)備制造商的各種要求，幫助他們實(shí)現(xiàn)具有最高吞吐量的有線通信系統(tǒng)；最高信號(hào)處

電子設(shè)計(jì)自動(dòng)化
2011-07-22

FPGA Virtex 賽靈思 ASIC
基于FPGA的可變長(zhǎng)度移位寄存器優(yōu)化設(shè)計(jì)

基于FPGA的可變長(zhǎng)度移位寄存器優(yōu)化設(shè)計(jì)

嵌入式教程
2011-07-22

RAM 觸發(fā)器移位寄存器 FPGA
Xilinx FPGA抗輻射設(shè)計(jì)技術(shù)研究

摘要：針對(duì)Xilinx FPGA在航天應(yīng)用中的可行性，文章分析了Xilinx FPGA的結(jié)構(gòu)以及空間輻射效應(yīng)對(duì)FPGA的影響，結(jié)合實(shí)際工程實(shí)踐給出了提高其可靠性的一有用辦法和注意事項(xiàng)，如冗余設(shè)計(jì)、同步設(shè)計(jì)、自檢等。表明配置信息

電子設(shè)計(jì)自動(dòng)化
2011-07-20

Xilinx 存儲(chǔ)器 BSP FPGA
基于FPGA的時(shí)統(tǒng)模塊可靠性設(shè)計(jì)

摘要：文章從FPGA邏輯編程設(shè)計(jì)技術(shù)、EMC技術(shù)、高速電路PCB設(shè)計(jì)技術(shù)等幾個(gè)方面介紹了時(shí)統(tǒng)接收處理模塊的抗干擾設(shè)計(jì)及其實(shí)現(xiàn)方法，實(shí)現(xiàn)了同步脈沖的提取、對(duì)時(shí)功能、自守時(shí)、脈寬調(diào)制等功能，提高了同步精度和抗干擾性

電子設(shè)計(jì)自動(dòng)化
2011-07-20

信號(hào)線 BSP HZ FPGA
賽靈思推出Virtex-7 FPGA系列首款產(chǎn)品

21ic訊賽靈思公司（Xilinx, Inc.）日前宣布推出了 Virtex-7 現(xiàn)場(chǎng)可編程門陣列 (FPGA) 系列的首款產(chǎn)品。28nm Virtex-7系列產(chǎn)品旨在滿足設(shè)備制造商的各種要求，幫助他們實(shí)現(xiàn)具有最高吞吐量的有線通信系統(tǒng)；最高信號(hào)處

數(shù)字電源
2011-07-20

FPGA Virtex 賽靈思 ASIC
基于FPGA的出租車計(jì)費(fèi)系統(tǒng)設(shè)計(jì)

摘要：出租車計(jì)費(fèi)系統(tǒng)大多利用單片機(jī)進(jìn)行控制，較易被改裝，且故障率較高。針對(duì)這一問(wèn)題，設(shè)計(jì)了一種基于FPGA的出租車計(jì)費(fèi)系統(tǒng)，可模擬汽車行駛、暫停等待，停止等過(guò)程，并可同時(shí)顯示金額、乘車總路程。設(shè)計(jì)采用層次

電子設(shè)計(jì)自動(dòng)化
2011-07-19

系統(tǒng)設(shè)計(jì) 出租車計(jì)費(fèi)系統(tǒng) BSP FPGA
基于TMS320C6455的視頻動(dòng)目標(biāo)檢測(cè)裝置設(shè)計(jì)

摘要：介紹一種基于高速DSP芯片TMS320C6455構(gòu)建的視頻動(dòng)目標(biāo)檢測(cè)裝置，有效地利用6455的大容量?jī)?nèi)存空間等特點(diǎn)，采用EDMA功能實(shí)現(xiàn)了高速數(shù)據(jù)傳輸?shù)钠古揖彌_結(jié)構(gòu)設(shè)計(jì)，軟件設(shè)計(jì)是基于背景更新的動(dòng)目標(biāo)檢測(cè)算法，測(cè)試結(jié)

模擬
2011-07-18

動(dòng)目標(biāo)檢測(cè) BSP TMS320C6455 FPGA
基于FPGA的出租車計(jì)費(fèi)系統(tǒng)設(shè)計(jì)

摘要：出租車計(jì)費(fèi)系統(tǒng)大多利用單片機(jī)進(jìn)行控制，較易被改裝，且故障率較高。針對(duì)這一問(wèn)題，設(shè)計(jì)了一種基于FPGA的出租車計(jì)費(fèi)系統(tǒng)，可模擬汽車行駛、暫停等待，停止等過(guò)程，并可同時(shí)顯示金額、乘車總路程。設(shè)計(jì)采用層次

數(shù)字電源
2011-07-17

系統(tǒng)設(shè)計(jì) 出租車計(jì)費(fèi)系統(tǒng) BSP FPGA
基于TMS320C6455的視頻動(dòng)目標(biāo)檢測(cè)裝置設(shè)計(jì)

摘要：介紹一種基于高速DSP芯片TMS320C6455構(gòu)建的視頻動(dòng)目標(biāo)檢測(cè)裝置，有效地利用6455的大容量?jī)?nèi)存空間等特點(diǎn)，采用EDMA功能實(shí)現(xiàn)了高速數(shù)據(jù)傳輸?shù)钠古揖彌_結(jié)構(gòu)設(shè)計(jì)，軟件設(shè)計(jì)是基于背景更新的動(dòng)目標(biāo)檢測(cè)算法，測(cè)試結(jié)

數(shù)字電源
2011-07-16

動(dòng)目標(biāo)檢測(cè) BSP TMS320C6455 FPGA
基于FPGA的IP核8051上實(shí)現(xiàn)TCP/IP的設(shè)計(jì)

該便攜式接觸網(wǎng)故障信號(hào)分析儀采用圖形化程序設(shè)計(jì)語(yǔ)言LabVIEW開發(fā)設(shè)計(jì), 可實(shí)現(xiàn)數(shù)據(jù)的高速實(shí)時(shí)采集、在線分析、自動(dòng)存儲(chǔ)、顯示等功能。高速數(shù)字化儀NI PXI- 5112卡采樣速度高、性能穩(wěn)定可靠, 適宜對(duì)高速變化信號(hào)的實(shí)時(shí)監(jiān)測(cè)。將軟件安裝在PXI- 1042工控機(jī)上, 具有體積小、抗干擾能力強(qiáng)、攜帶方便等特點(diǎn), 同時(shí)具有故障性質(zhì)判斷、故障定位功能。該系統(tǒng)目前已經(jīng)在石家莊變電所現(xiàn)場(chǎng)運(yùn)行, 效果良好。

電子設(shè)計(jì)自動(dòng)化
2011-07-15

IP核 TCP/IP UIP協(xié)議棧 FPGA
基于FPGA的智能變送器的設(shè)計(jì)與實(shí)現(xiàn)

摘要：根據(jù)工業(yè)應(yīng)用的實(shí)際需要以及網(wǎng)絡(luò)通信發(fā)展的功能要求，提出了基于FPGA智能變送器控制系統(tǒng)的總體方案，設(shè)計(jì)了以XILINX公司的Spartan3系列XC3S4005PO208C可編程邏輯器件為主控制器、DM9000A為以太網(wǎng)通信接口、SJA

測(cè)試測(cè)量
2011-07-15

智能變送器模擬輸出 BSP FPGA
FPGA控制下面陣CCD時(shí)序發(fā)生器設(shè)計(jì)及硬件實(shí)現(xiàn)

摘要在分析Sony公司ICX098BQ面陣CCD圖像傳感器驅(qū)動(dòng)時(shí)序的基礎(chǔ)上，對(duì)可調(diào)節(jié)曝光時(shí)間的CCD時(shí)序發(fā)生器及其硬件電路進(jìn)行設(shè)計(jì)。選用FPGA器件作為硬件設(shè)計(jì)平臺(tái)，使用VHDL語(yǔ)言對(duì)時(shí)序關(guān)系進(jìn)行了硬件描述。采用QuartusII 8.0

電子設(shè)計(jì)自動(dòng)化
2011-07-14

控制發(fā)生器 CCD FPGA
播灑FPGA的種子助力中國(guó)人才培養(yǎng)

Altera的2011亞洲創(chuàng)新設(shè)計(jì)大賽和電子設(shè)計(jì)文章競(jìng)賽正如火如荼地進(jìn)行著，筆者有幸對(duì)其發(fā)起人、組織者－Altera公司大學(xué)計(jì)劃中國(guó)地區(qū)項(xiàng)目總負(fù)責(zé)人徐平波先生進(jìn)行了專訪。徐平波先生雖已年過(guò)六旬，長(zhǎng)期堅(jiān)持游泳，神采奕奕

電子設(shè)計(jì)自動(dòng)化
2011-07-13

工程師 Altera FPGA技術(shù) FPGA
基于FPGA的NAND Flash ECC校驗(yàn)

摘要基于Flash存儲(chǔ)器的Hamming編碼原理，在Altera QuartusⅡ7．0開發(fā)環(huán)境下，實(shí)現(xiàn)ECC校驗(yàn)功能。測(cè)試結(jié)果表明，該程序可實(shí)現(xiàn)每256 Byte數(shù)據(jù)生成3 Byte的ECC校驗(yàn)數(shù)據(jù)，能夠檢測(cè)出1 bit錯(cuò)誤和2 bit錯(cuò)誤，對(duì)于1 bit錯(cuò)誤

電子設(shè)計(jì)自動(dòng)化
2011-07-13

Flash NAND ECC FPGA
FPGA控制下面陣CCD時(shí)序發(fā)生器設(shè)計(jì)及硬件實(shí)現(xiàn)

摘要在分析Sony公司ICX098BQ面陣CCD圖像傳感器驅(qū)動(dòng)時(shí)序的基礎(chǔ)上，對(duì)可調(diào)節(jié)曝光時(shí)間的CCD時(shí)序發(fā)生器及其硬件電路進(jìn)行設(shè)計(jì)。選用FPGA器件作為硬件設(shè)計(jì)平臺(tái)，使用VHDL語(yǔ)言對(duì)時(shí)序關(guān)系進(jìn)行了硬件描述。采用QuartusII 8.0

線性電源
2011-07-12

控制發(fā)生器 CCD FPGA
FPGA時(shí)鐘設(shè)計(jì)

摘要：在FPGA設(shè)計(jì)中，為了成功地操作，可靠的時(shí)鐘是非常關(guān)鍵的。設(shè)計(jì)不良的時(shí)鐘在極限的溫度、電壓下將導(dǎo)致錯(cuò)誤的行為。在設(shè)計(jì)PLD／FPGA時(shí)通常采用如下四種類型時(shí)鐘：全局時(shí)鐘、門控時(shí)鐘、多級(jí)邏輯時(shí)鐘和波動(dòng)式時(shí)鐘。

電子設(shè)計(jì)自動(dòng)化
2011-07-11

時(shí)鐘 BSP PLD FPGA
基于FPGA的自適應(yīng)波束形成算法實(shí)現(xiàn)

　1 引言　　在雷達(dá)及聲納信號(hào)處理系統(tǒng)中，波束形成算法通常采用DSP軟件編程實(shí)現(xiàn)，控制邏輯電路采用CPLD來(lái)完成，這種方法具有軟件編程靈活、功能易于擴(kuò)展的優(yōu)點(diǎn)，但對(duì)于實(shí)時(shí)性能要求很高的系統(tǒng)，如雷達(dá)、聲納探測(cè)和

電子設(shè)計(jì)自動(dòng)化
2011-07-11

指令波束形成算法自適應(yīng)波束形成 FPGA
基于FPGA的實(shí)時(shí)中值濾波器硬件實(shí)現(xiàn)

針對(duì)高清圖像在中值濾波預(yù)處理過(guò)程中排序量多、速度慢的特點(diǎn)，提出適合鄰域圖像并行處理機(jī)的分塊存儲(chǔ)方法。在流水線結(jié)構(gòu)下，1個(gè)時(shí)鐘周期可以并行處理32個(gè)3×3鄰域的中值濾波運(yùn)算，實(shí)現(xiàn)了高速、實(shí)時(shí)的1 920×1 080灰度圖像中值濾波器。

電子設(shè)計(jì)自動(dòng)化
2011-07-11

硬件實(shí)現(xiàn) 濾波器中值濾波 FPGA
賽靈思ISE 13.2增加重置功能，提高28nm FPGA驗(yàn)證效率

可編程平臺(tái)廠商賽靈思公司（Xilinx,Inc.）近日宣布推出最新版 ISE® 13.2 設(shè)計(jì)套件，為28nm 7系列產(chǎn)品，包括將于近期面世的Virtex-7 VX485T提供支持。同時(shí)，最新版本的ISE設(shè)計(jì)套件將采用堆疊硅片互聯(lián)技術(shù)構(gòu)建的業(yè)

消費(fèi)電子
2011-07-11

SE PLANAHEAD FPGA 賽靈思
基于FPGA的自適應(yīng)波束形成算法實(shí)現(xiàn)

　1 引言　　在雷達(dá)及聲納信號(hào)處理系統(tǒng)中，波束形成算法通常采用DSP軟件編程實(shí)現(xiàn)，控制邏輯電路采用CPLD來(lái)完成，這種方法具有軟件編程靈活、功能易于擴(kuò)展的優(yōu)點(diǎn)，但對(duì)于實(shí)時(shí)性能要求很高的系統(tǒng)，如雷達(dá)、聲納探測(cè)和

數(shù)字電源
2011-07-09

指令波束形成算法自適應(yīng)波束形成 FPGA

首頁(yè) 上一頁(yè) 231 232 233 234 235 236 237 238 239 240 下一頁(yè) 尾頁(yè)

www.久久久久|狼友网站av天堂|精品国产无码a片|一级av色欲av|91在线播放视频|亚洲无码主播在线|国产精品草久在线|明星AV网站在线|污污内射久久一区|婷婷综合视频网站

FPGA

賽靈思推出Virtex-7 FPGA系列首款產(chǎn)品

基于FPGA的可變長(zhǎng)度移位寄存器優(yōu)化設(shè)計(jì)

Xilinx FPGA抗輻射設(shè)計(jì)技術(shù)研究

基于FPGA的時(shí)統(tǒng)模塊可靠性設(shè)計(jì)

賽靈思推出Virtex-7 FPGA系列首款產(chǎn)品

基于FPGA的出租車計(jì)費(fèi)系統(tǒng)設(shè)計(jì)

基于TMS320C6455的視頻動(dòng)目標(biāo)檢測(cè)裝置設(shè)計(jì)

基于FPGA的出租車計(jì)費(fèi)系統(tǒng)設(shè)計(jì)

基于TMS320C6455的視頻動(dòng)目標(biāo)檢測(cè)裝置設(shè)計(jì)

基于FPGA的IP核8051上實(shí)現(xiàn)TCP/IP的設(shè)計(jì)

基于FPGA的智能變送器的設(shè)計(jì)與實(shí)現(xiàn)

FPGA控制下面陣CCD時(shí)序發(fā)生器設(shè)計(jì)及硬件實(shí)現(xiàn)

播灑FPGA的種子助力中國(guó)人才培養(yǎng)

基于FPGA的NAND Flash ECC校驗(yàn)

FPGA控制下面陣CCD時(shí)序發(fā)生器設(shè)計(jì)及硬件實(shí)現(xiàn)

FPGA時(shí)鐘設(shè)計(jì)

基于FPGA的自適應(yīng)波束形成算法實(shí)現(xiàn)

基于FPGA的實(shí)時(shí)中值濾波器硬件實(shí)現(xiàn)

賽靈思ISE 13.2增加重置功能，提高28nm FPGA驗(yàn)證效率

基于FPGA的自適應(yīng)波束形成算法實(shí)現(xiàn)

相關(guān)標(biāo)簽

關(guān)注此標(biāo)簽的用戶(人)

熱門活動(dòng)

課程視頻