FPGA

我要報(bào)錯(cuò)

FPGA（Field－Programmable Gate Array），即現(xiàn)場(chǎng)可編程門(mén)陣列，它是在PAL、GAL、CPLD等可編程器件的基礎(chǔ)上進(jìn)一步發(fā)展的產(chǎn)物。它是作為專用集成電路（ASIC）領(lǐng)域中的一種半定制電路而出現(xiàn)的，既解決了定制電路的不足，又克服了原有可編程器件門(mén)電路數(shù)有限的缺點(diǎn)。

基于FPGA的線陣CCD驅(qū)動(dòng)設(shè)計(jì)

摘要：電荷耦合器件(CCD)作為一種新型的光電器件，被廣泛地應(yīng)用于非接觸測(cè)量。而CCD驅(qū)動(dòng)設(shè)計(jì)是CCD應(yīng)用的關(guān)鍵問(wèn)題之一。為了克服早期CCD驅(qū)動(dòng)電路體積大，設(shè)計(jì)周期長(zhǎng)，調(diào)試?yán)щy等缺點(diǎn)，以線陣CCD圖像傳感器TCD1251UD為

電子設(shè)計(jì)自動(dòng)化
2011-06-29

FPGA 線陣CCD CCD驅(qū)動(dòng) BSP
基于USB通信的FPGA高速數(shù)據(jù)采集系統(tǒng)

摘要：為了解決高速數(shù)據(jù)采集以及數(shù)據(jù)傳輸問(wèn)題，設(shè)計(jì)了基于USB通信的FPGA高速數(shù)據(jù)采集系統(tǒng)。方案以FPGA為控制核心，實(shí)現(xiàn)A／D控制、數(shù)據(jù)緩存雙口RAM和控制CY7C68013A三個(gè)功能。系統(tǒng)采用Verilog HDL語(yǔ)言，通過(guò)ISE軟件編

通信技術(shù)
2011-06-29

高速數(shù)據(jù)采集系統(tǒng) USB通信 FPGA BSP
SiliconGear采用賽靈思Spartan-6 FPGA

全球可編程平臺(tái)領(lǐng)導(dǎo)廠商賽靈思公司日前宣布，SiliconGear 在其最新一代高清 (HD) 視頻安全和視頻顯示平臺(tái)中采用了賽靈思 Spartan-6 現(xiàn)場(chǎng)可編程門(mén)陣列 (FPGA)。SiliconGear 是一家專為低成本高性能 HD 串行數(shù)字接口

消費(fèi)電子
2011-06-29

Silicon 賽靈思 SPARTAN-6 FPGA
基于FPGA的任意波形發(fā)生器設(shè)計(jì)與研究

摘要：在此基于DDS技術(shù)進(jìn)行任意波形發(fā)生器的研制。以單片機(jī)為控制核心，采用FPGA芯片EP1C3T144C8，通過(guò)使用相位累加器和波形ROM等模塊實(shí)現(xiàn)DDS功能，可產(chǎn)生正弦波、方波、三角渡與鋸齒波等常規(guī)波形，而且能夠產(chǎn)生任意

電子設(shè)計(jì)自動(dòng)化
2011-06-29

任意波形發(fā)生器 DDS FPGA BSP
Altera、MIPS等聯(lián)合發(fā)布MIPS-Based的FPGA軟核處理器

Altera、MIPS等聯(lián)合發(fā)布MIPS-Based的FPGA軟核處理器

嵌入式軟件
2011-06-29

Altera 軟核處理器 MIPS-BASED FPGA
SiliconGear視頻安全平臺(tái)采用賽靈思Spartan-6 FPGA

21ic訊賽靈思公司（Xilinx, Inc.）日前宣布，SiliconGear 在其最新一代高清 (HD) 視頻安全和視頻顯示平臺(tái)中采用了賽靈思 Spartan®-6 現(xiàn)場(chǎng)可編程門(mén)陣列 (FPGA)。SiliconGear 是一家專為低成本高性能 HD 串行數(shù)字

廠商動(dòng)態(tài)
2011-06-28

Silicon 賽靈思 SPARTAN-6 FPGA
線性調(diào)頻信號(hào)基于FPGA IP核的脈沖壓縮設(shè)計(jì)

摘要：為實(shí)現(xiàn)線性調(diào)頻信號(hào)的數(shù)字脈沖壓縮，設(shè)計(jì)一個(gè)FPGA硬件平臺(tái)，并著重提出一種基于FPGA IP核的脈沖壓縮設(shè)計(jì)方法。針對(duì)脈沖壓縮進(jìn)行了理論分析和Matlab仿真，設(shè)計(jì)完成后對(duì)系統(tǒng)軟、硬件進(jìn)行了全面測(cè)試，并根據(jù)實(shí)測(cè)數(shù)

電子設(shè)計(jì)自動(dòng)化
2011-06-28

脈沖壓縮線性調(diào)頻信號(hào) IP核 FPGA
基于FPGA的LCoS驅(qū)動(dòng)和圖像處理系統(tǒng)設(shè)計(jì)

摘要：針對(duì)分辨率為1 024×768的LCoS屏編寫(xiě)了Verilog HDL驅(qū)動(dòng)代碼，在quartusⅡ9．1平臺(tái)上綜合編譯，并在Altera的FPGA芯片EP3C5E14 4C8上進(jìn)行了功能驗(yàn)證和實(shí)際輸出信號(hào)測(cè)量。采用異步FIFO結(jié)構(gòu)解決了跨異步時(shí)鐘域

電子設(shè)計(jì)自動(dòng)化
2011-06-28

系統(tǒng)設(shè)計(jì) 圖像處理系統(tǒng) LCOS FPGA
阿爾特拉憑借“28nm+3項(xiàng)新技術(shù)”加快ASIC的替代步伐

美國(guó)阿爾特拉公司Vince Hu “我們希望加快以FPGA替代ASIC/ASSP的步伐”（美國(guó)阿爾特拉產(chǎn)品及市場(chǎng)營(yíng)銷副總裁Vince Hu）。FPGA廠商阿爾特拉（Altera）就其正在開(kāi)發(fā)的28nm工藝FPGA，公布了可實(shí)現(xiàn)更高性能、更低成本的

模擬
2011-06-28

收發(fā)器 ASIC GB FPGA
基于FPGA的紅外遙控信號(hào)接收模塊的設(shè)計(jì)

摘要：文中分析了紅外線遙控器系統(tǒng)的數(shù)據(jù)編碼和傳輸機(jī)制，并用VerilogHDL語(yǔ)言設(shè)計(jì)了基于FPGA的紅外接收模塊硬件電路，在VCS和VirSim仿真工具中進(jìn)行了仿真測(cè)試；用XilinxISE 10．1軟件進(jìn)行了綜合、適配和FPGA器件下栽

數(shù)字電源
2011-06-27

接收模塊信號(hào)接收紅外遙控信號(hào) FPGA
基于CPLD／FPGA的USB讀寫(xiě)控制器

引言隨著計(jì)算機(jī)科技的發(fā)展，無(wú)紙辦公日益成為各單位日常辦公的主要形式。而隨著USB存儲(chǔ)設(shè)備日益廣泛的使用，數(shù)據(jù)泄漏的危害也越來(lái)越嚴(yán)重。因此在單位內(nèi)部對(duì)USB存儲(chǔ)設(shè)備的操作權(quán)限進(jìn)行控制是很有必要的。

電子設(shè)計(jì)自動(dòng)化
2011-06-27

USB 控制器 CPLD FPGA
基于USB通信的FPGA高速數(shù)據(jù)采集系統(tǒng)

摘要：為了解決高速數(shù)據(jù)采集以及數(shù)據(jù)傳輸問(wèn)題，設(shè)計(jì)了基于USB通信的FPGA高速數(shù)據(jù)采集系統(tǒng)。方案以FPGA為控制核心，實(shí)現(xiàn)A／D控制、數(shù)據(jù)緩存雙口RAM和控制CY7C68013A三個(gè)功能。系統(tǒng)采用Verilog HDL語(yǔ)言，通過(guò)ISE軟件編

數(shù)字電源
2011-06-26

高速數(shù)據(jù)采集系統(tǒng) USB通信 FPGA BSP
線性調(diào)頻信號(hào)基于FPGA IP核的脈沖壓縮設(shè)計(jì)

摘要：為實(shí)現(xiàn)線性調(diào)頻信號(hào)的數(shù)字脈沖壓縮，設(shè)計(jì)一個(gè)FPGA硬件平臺(tái)，并著重提出一種基于FPGA IP核的脈沖壓縮設(shè)計(jì)方法。針對(duì)脈沖壓縮進(jìn)行了理論分析和Matlab仿真，設(shè)計(jì)完成后對(duì)系統(tǒng)軟、硬件進(jìn)行了全面測(cè)試，并根據(jù)實(shí)測(cè)數(shù)

數(shù)字電源
2011-06-25

脈沖壓縮線性調(diào)頻信號(hào) IP核 FPGA
思源ProtoLink可將FPGA原型板調(diào)試時(shí)間縮短一半

ProtoLink的誕生對(duì)于大型SoC的系統(tǒng)級(jí)驗(yàn)證而言，F(xiàn)PGA原型板是高性價(jià)比的快速驗(yàn)證平臺(tái)。思源科技股份有限公司(SpringSoft)資深處長(zhǎng)茅華指出：“當(dāng)需要對(duì)大型SoC做軟硬件協(xié)同驗(yàn)證時(shí)，你可以選擇服務(wù)器或工作站平臺(tái)進(jìn)行模

消費(fèi)電子
2011-06-23

調(diào)試 LINK PROTO FPGA
一種基于MCU+FPGA的LED大屏幕控制系統(tǒng)的設(shè)計(jì)

　　存儲(chǔ)器是用來(lái)存儲(chǔ)程序和數(shù)據(jù)的部件，有了存儲(chǔ)器，計(jì)算機(jī)才有記憶功能，才能保證正常工作。它根據(jù)控制器指定的位置存進(jìn)和取出信息。引言　　只要在現(xiàn)在的市場(chǎng)上走一圈就會(huì)發(fā)現(xiàn)，大部分的中小規(guī)模 LED 　LED（L

顯示光電
2011-06-21

LED MCU 大屏 FPGA
Leon3軟核的FPGA SelectMap接口配置設(shè)計(jì)

摘要：與通常采用外圍的CPLD器件和CPU來(lái)產(chǎn)生配置接口控制邏輯的方法不同，本文設(shè)計(jì)了采用嵌入到FPGA的Leon3開(kāi)源CPU軟核來(lái)控制實(shí)現(xiàn)Virtex系列FPGA的SelectMap接口配置的方法，可將其應(yīng)用于對(duì)FPGA芯片的在線配置。該方

電子設(shè)計(jì)自動(dòng)化
2011-06-21

軟核 SE 接口配置 FPGA
FPGA平臺(tái)實(shí)現(xiàn)最小開(kāi)關(guān)損耗的SVPWM算法

摘要：詳細(xì)分析了SVPWM的原理，介紹一種根據(jù)負(fù)載的功率因子來(lái)決定電壓空間零矢量的分配與作用時(shí)間的SVPWM算法，使得橋臂開(kāi)關(guān)在通過(guò)其電流最大時(shí)的一段連續(xù)時(shí)間內(nèi)沒(méi)有開(kāi)關(guān)動(dòng)作。這樣在提高開(kāi)關(guān)頻率的同時(shí)減小了開(kāi)關(guān)電

電子設(shè)計(jì)自動(dòng)化
2011-06-20

開(kāi)關(guān)損耗 SVPWM算法 FPGA BSP
一種基于MCU+FPGA的LED大屏幕控制系統(tǒng)的設(shè)計(jì)

　　存儲(chǔ)器是用來(lái)存儲(chǔ)程序和數(shù)據(jù)的部件，有了存儲(chǔ)器，計(jì)算機(jī)才有記憶功能，才能保證正常工作。它根據(jù)控制器指定的位置存進(jìn)和取出信息。引言　　只要在現(xiàn)在的市場(chǎng)上走一圈就會(huì)發(fā)現(xiàn)，大部分的中小規(guī)模 LED 　LED（L

數(shù)字電源
2011-06-19

LED MCU 大屏 FPGA
一種基于MCU+FPGA的LED大屏幕控制系統(tǒng)的設(shè)計(jì)

　　存儲(chǔ)器是用來(lái)存儲(chǔ)程序和數(shù)據(jù)的部件，有了存儲(chǔ)器，計(jì)算機(jī)才有記憶功能，才能保證正常工作。它根據(jù)控制器指定的位置存進(jìn)和取出信息。引言　　只要在現(xiàn)在的市場(chǎng)上走一圈就會(huì)發(fā)現(xiàn)，大部分的中小規(guī)模 LED 　LED（L

數(shù)字電源
2011-06-19

LED MCU 大屏 FPGA
Leon3軟核的FPGA SelectMap接口配置設(shè)計(jì)

Leon3軟核的FPGA SelectMap接口配置設(shè)計(jì)

嵌入式軟件
2011-06-18

軟核 SE 接口配置 FPGA

首頁(yè) 上一頁(yè) 233 234 235 236 237 238 239 240 241 242 下一頁(yè) 尾頁(yè)

www.久久久久|狼友网站av天堂|精品国产无码a片|一级av色欲av|91在线播放视频|亚洲无码主播在线|国产精品草久在线|明星AV网站在线|污污内射久久一区|婷婷综合视频网站

FPGA

基于FPGA的線陣CCD驅(qū)動(dòng)設(shè)計(jì)

基于USB通信的FPGA高速數(shù)據(jù)采集系統(tǒng)

SiliconGear采用賽靈思Spartan-6 FPGA

基于FPGA的任意波形發(fā)生器設(shè)計(jì)與研究

Altera、MIPS等聯(lián)合發(fā)布MIPS-Based的FPGA軟核處理器

SiliconGear視頻安全平臺(tái)采用賽靈思Spartan-6 FPGA

線性調(diào)頻信號(hào)基于FPGA IP核的脈沖壓縮設(shè)計(jì)

基于FPGA的LCoS驅(qū)動(dòng)和圖像處理系統(tǒng)設(shè)計(jì)

阿爾特拉憑借“28nm+3項(xiàng)新技術(shù)”加快ASIC的替代步伐

基于FPGA的紅外遙控信號(hào)接收模塊的設(shè)計(jì)

基于CPLD／FPGA的USB讀寫(xiě)控制器

基于USB通信的FPGA高速數(shù)據(jù)采集系統(tǒng)

線性調(diào)頻信號(hào)基于FPGA IP核的脈沖壓縮設(shè)計(jì)

思源ProtoLink可將FPGA原型板調(diào)試時(shí)間縮短一半

一種基于MCU+FPGA的LED大屏幕控制系統(tǒng)的設(shè)計(jì)

Leon3軟核的FPGA SelectMap接口配置設(shè)計(jì)

FPGA平臺(tái)實(shí)現(xiàn)最小開(kāi)關(guān)損耗的SVPWM算法

一種基于MCU+FPGA的LED大屏幕控制系統(tǒng)的設(shè)計(jì)

一種基于MCU+FPGA的LED大屏幕控制系統(tǒng)的設(shè)計(jì)

Leon3軟核的FPGA SelectMap接口配置設(shè)計(jì)

相關(guān)標(biāo)簽

關(guān)注此標(biāo)簽的用戶(人)

熱門(mén)活動(dòng)

課程視頻