FPGA

關(guān)注422人關(guān)注

我要報(bào)錯(cuò)

FPGA（Field－Programmable Gate Array），即現(xiàn)場(chǎng)可編程門陣列，它是在PAL、GAL、CPLD等可編程器件的基礎(chǔ)上進(jìn)一步發(fā)展的產(chǎn)物。它是作為專用集成電路（ASIC）領(lǐng)域中的一種半定制電路而出現(xiàn)的，既解決了定制電路的不足，又克服了原有可編程器件門電路數(shù)有限的缺點(diǎn)。

FPGA控制下面陣CCD時(shí)序發(fā)生器設(shè)計(jì)及硬件實(shí)現(xiàn)

摘要在分析Sony公司ICX098BQ面陣CCD圖像傳感器驅(qū)動(dòng)時(shí)序的基礎(chǔ)上，對(duì)可調(diào)節(jié)曝光時(shí)間的CCD時(shí)序發(fā)生器及其硬件電路進(jìn)行設(shè)計(jì)。選用FPGA器件作為硬件設(shè)計(jì)平臺(tái)，使用VHDL語(yǔ)言對(duì)時(shí)序關(guān)系進(jìn)行了硬件描述。采用QuartusII 8.0

電子設(shè)計(jì)自動(dòng)化
2011-07-14

FPGA 發(fā)生器 CCD 控制
播灑FPGA的種子助力中國(guó)人才培養(yǎng)

Altera的2011亞洲創(chuàng)新設(shè)計(jì)大賽和電子設(shè)計(jì)文章競(jìng)賽正如火如荼地進(jìn)行著，筆者有幸對(duì)其發(fā)起人、組織者－Altera公司大學(xué)計(jì)劃中國(guó)地區(qū)項(xiàng)目總負(fù)責(zé)人徐平波先生進(jìn)行了專訪。徐平波先生雖已年過(guò)六旬，長(zhǎng)期堅(jiān)持游泳，神采奕奕

電子設(shè)計(jì)自動(dòng)化
2011-07-13

工程師 Altera FPGA技術(shù) FPGA
基于FPGA的NAND Flash ECC校驗(yàn)

摘要基于Flash存儲(chǔ)器的Hamming編碼原理，在Altera QuartusⅡ7．0開(kāi)發(fā)環(huán)境下，實(shí)現(xiàn)ECC校驗(yàn)功能。測(cè)試結(jié)果表明，該程序可實(shí)現(xiàn)每256 Byte數(shù)據(jù)生成3 Byte的ECC校驗(yàn)數(shù)據(jù)，能夠檢測(cè)出1 bit錯(cuò)誤和2 bit錯(cuò)誤，對(duì)于1 bit錯(cuò)誤

電子設(shè)計(jì)自動(dòng)化
2011-07-13

Flash NAND ECC FPGA
FPGA控制下面陣CCD時(shí)序發(fā)生器設(shè)計(jì)及硬件實(shí)現(xiàn)

摘要在分析Sony公司ICX098BQ面陣CCD圖像傳感器驅(qū)動(dòng)時(shí)序的基礎(chǔ)上，對(duì)可調(diào)節(jié)曝光時(shí)間的CCD時(shí)序發(fā)生器及其硬件電路進(jìn)行設(shè)計(jì)。選用FPGA器件作為硬件設(shè)計(jì)平臺(tái)，使用VHDL語(yǔ)言對(duì)時(shí)序關(guān)系進(jìn)行了硬件描述。采用QuartusII 8.0

線性電源
2011-07-12

FPGA 發(fā)生器 CCD 控制
FPGA時(shí)鐘設(shè)計(jì)

摘要：在FPGA設(shè)計(jì)中，為了成功地操作，可靠的時(shí)鐘是非常關(guān)鍵的。設(shè)計(jì)不良的時(shí)鐘在極限的溫度、電壓下將導(dǎo)致錯(cuò)誤的行為。在設(shè)計(jì)PLD／FPGA時(shí)通常采用如下四種類型時(shí)鐘：全局時(shí)鐘、門控時(shí)鐘、多級(jí)邏輯時(shí)鐘和波動(dòng)式時(shí)鐘。

電子設(shè)計(jì)自動(dòng)化
2011-07-11

時(shí)鐘 BSP PLD FPGA
基于FPGA的自適應(yīng)波束形成算法實(shí)現(xiàn)

　1 引言　　在雷達(dá)及聲納信號(hào)處理系統(tǒng)中，波束形成算法通常采用DSP軟件編程實(shí)現(xiàn)，控制邏輯電路采用CPLD來(lái)完成，這種方法具有軟件編程靈活、功能易于擴(kuò)展的優(yōu)點(diǎn)，但對(duì)于實(shí)時(shí)性能要求很高的系統(tǒng)，如雷達(dá)、聲納探測(cè)和

電子設(shè)計(jì)自動(dòng)化
2011-07-11

指令波束形成算法自適應(yīng)波束形成 FPGA
基于FPGA的實(shí)時(shí)中值濾波器硬件實(shí)現(xiàn)

針對(duì)高清圖像在中值濾波預(yù)處理過(guò)程中排序量多、速度慢的特點(diǎn)，提出適合鄰域圖像并行處理機(jī)的分塊存儲(chǔ)方法。在流水線結(jié)構(gòu)下，1個(gè)時(shí)鐘周期可以并行處理32個(gè)3×3鄰域的中值濾波運(yùn)算，實(shí)現(xiàn)了高速、實(shí)時(shí)的1 920×1 080灰度圖像中值濾波器。

電子設(shè)計(jì)自動(dòng)化
2011-07-11

硬件實(shí)現(xiàn) 濾波器中值濾波 FPGA
賽靈思ISE 13.2增加重置功能，提高28nm FPGA驗(yàn)證效率

可編程平臺(tái)廠商賽靈思公司（Xilinx,Inc.）近日宣布推出最新版 ISE® 13.2 設(shè)計(jì)套件，為28nm 7系列產(chǎn)品，包括將于近期面世的Virtex-7 VX485T提供支持。同時(shí)，最新版本的ISE設(shè)計(jì)套件將采用堆疊硅片互聯(lián)技術(shù)構(gòu)建的業(yè)

消費(fèi)電子
2011-07-11

賽靈思 SE PLANAHEAD FPGA
基于FPGA的自適應(yīng)波束形成算法實(shí)現(xiàn)

　1 引言　　在雷達(dá)及聲納信號(hào)處理系統(tǒng)中，波束形成算法通常采用DSP軟件編程實(shí)現(xiàn)，控制邏輯電路采用CPLD來(lái)完成，這種方法具有軟件編程靈活、功能易于擴(kuò)展的優(yōu)點(diǎn)，但對(duì)于實(shí)時(shí)性能要求很高的系統(tǒng)，如雷達(dá)、聲納探測(cè)和

數(shù)字電源
2011-07-09

指令波束形成算法自適應(yīng)波束形成 FPGA
一種多路圖像采集系統(tǒng)的軟件設(shè)計(jì)

工業(yè)現(xiàn)場(chǎng)因?yàn)榄h(huán)境復(fù)雜，實(shí)時(shí)性要求高，常常需要對(duì)一處或多處重要位置同時(shí)進(jìn)行監(jiān)控，且能夠在需要時(shí)切換其中一幅畫面全屏顯示。這就要求設(shè)計(jì)一種實(shí)時(shí)視頻監(jiān)控系統(tǒng)，既能夠滿足工業(yè)現(xiàn)場(chǎng)應(yīng)用的特殊環(huán)境，具有體積小、功

測(cè)試測(cè)量
2011-07-08

軟件設(shè)計(jì) 圖像采集系統(tǒng) SRAM FPGA
賽靈思推出最新版ISE® 13.2設(shè)計(jì)套件

21ic訊賽靈思公司（Xilinx,Inc.)日前宣布推出最新版 ISE® 13.2 設(shè)計(jì)套件，為28nm 7系列產(chǎn)品，包括將于近期面世的Virtex-7 VX485T提供支持。同時(shí)，最新版本的ISE設(shè)計(jì)套件將采用堆疊硅片互聯(lián)技術(shù)構(gòu)建的業(yè)界最高密

電子設(shè)計(jì)自動(dòng)化
2011-07-08

賽靈思 SE PLANAHEAD FPGA
基于FPGA的四階IIR數(shù)字濾波器

摘要：采用FPGA實(shí)現(xiàn)四階IIR數(shù)字濾波器，通過(guò)兩個(gè)二階節(jié)級(jí)聯(lián)構(gòu)成數(shù)字橢圓低通濾波器。通帶內(nèi)波紋小于0.1dB，阻帶衰減大于32dB。常用的數(shù)字濾波器有ＦＩＲ數(shù)字濾波器和ＩＩＲ數(shù)字濾波器。ＦＩＲ數(shù)字濾波器具有精

顯示光電
2011-07-07

BSP RSQUO IIR數(shù)字濾波器 FPGA
基于賽靈思FPGA的硬件加速技術(shù)打造高速系統(tǒng)

該平臺(tái)采用可編程邏輯實(shí)現(xiàn)片上系統(tǒng)，以 MicroBlaze ™ CPU或 PowerPC® CPU 作為其核心。 CPU 為操作系統(tǒng)與用戶空間應(yīng)用軟件運(yùn)行 MLE Linux 軟件棧。由于采用 MicroBlaze 或PowerPC 作為主 CPU，當(dāng)運(yùn)行嵌入式Linux 操作系統(tǒng)外加強(qiáng)大加密功能時(shí)該系統(tǒng)顯然無(wú)法提供所需要的計(jì)算性能。況且也無(wú)法改變物理硬件。為了實(shí)現(xiàn)系統(tǒng)加速，我們使用可編程系統(tǒng)把計(jì)算從軟件域轉(zhuǎn)移到硬件側(cè)。

電子設(shè)計(jì)自動(dòng)化
2011-07-06

CPU 賽靈思硬件加速 FPGA
基于FPGA的改進(jìn)DES算法的實(shí)現(xiàn)

介紹了DES算法原理，詳細(xì)分析了子密鑰生成、S盒和輪函數(shù)的設(shè)計(jì)。將DES算法采用資源優(yōu)先方案，在輪函數(shù)內(nèi)部設(shè)置流水線架構(gòu)，提高了整體處理速度；簡(jiǎn)化子密鑰與原始密鑰的生成關(guān)系，實(shí)現(xiàn)子密鑰在迭代過(guò)程的動(dòng)態(tài)分發(fā)；利用雙重case語(yǔ)句實(shí)現(xiàn)S盒的變換功能，加快算法執(zhí)行速度。運(yùn)用硬件描述語(yǔ)言Verilog,采用自頂向下的設(shè)計(jì)思想,在FPGA平臺(tái)上實(shí)現(xiàn)了改進(jìn)DES算法的功能。

電子設(shè)計(jì)自動(dòng)化
2011-07-06

函數(shù) BSP DES FPGA
萊迪思發(fā)布符合PCI Express 2.0規(guī)范的低成本FPGA

21ic訊萊迪思半導(dǎo)體公司日前宣布LatticeECP3TMFPGA系列符合PCI Express 2.0在2.5Gbps的規(guī)范。針對(duì)最近PCI – SIG研討會(huì)上涉及的1-通道和 4-通道配置，LatticeECP3 FPGA和其PCI Express（PCIe）IP核通過(guò)了符合P

電子設(shè)計(jì)自動(dòng)化
2011-07-06

PCI 萊迪思 EXPRESS FPGA
一種多路圖像采集系統(tǒng)的軟件設(shè)計(jì)

工業(yè)現(xiàn)場(chǎng)因?yàn)榄h(huán)境復(fù)雜，實(shí)時(shí)性要求高，常常需要對(duì)一處或多處重要位置同時(shí)進(jìn)行監(jiān)控，且能夠在需要時(shí)切換其中一幅畫面全屏顯示。這就要求設(shè)計(jì)一種實(shí)時(shí)視頻監(jiān)控系統(tǒng)，既能夠滿足工業(yè)現(xiàn)場(chǎng)應(yīng)用的特殊環(huán)境，具有體積小、功

數(shù)字電源
2011-07-06

軟件設(shè)計(jì) 圖像采集系統(tǒng) SRAM FPGA
一種基于FPGA控制全彩大屏幕顯示的設(shè)計(jì)

隨著數(shù)字技術(shù)的飛速發(fā)展，各種數(shù)字顯示屏也隨即涌現(xiàn)出來(lái)有LED、LCD、DLP等，各種數(shù)字大屏幕的控制系統(tǒng)多種多樣，有用ARM+FPGA脫機(jī)控制系統(tǒng)，也有用PC+DVI接口解碼芯片+FPGA芯片聯(lián)機(jī)控制系統(tǒng)，在這里我們講述一種不僅

數(shù)字電源
2011-07-05

大屏幕顯示 BSP FPGA 控制
一種基于FPGA控制全彩大屏幕顯示的設(shè)計(jì)

一種基于FPGA控制全彩大屏幕顯示的設(shè)計(jì)

嵌入式教程
2011-07-05

大屏幕顯示 BSP FPGA 控制
基于FPGA和單片機(jī)的串行通信接口設(shè)計(jì)

　摘要：本文針對(duì)由FPGA FPGA　　現(xiàn)場(chǎng)可編程邏輯門陣列（FPGA, Field Programmable Gate Array），是一個(gè)含有可編輯元件的半導(dǎo)體設(shè)備，可供使用者現(xiàn)場(chǎng)程式化的邏輯門陣列元件。FPGA是在PAL、GAL、CPLD等可編輯器件的

單片機(jī)
2011-07-04

接口設(shè)計(jì) 單片機(jī) 串行通信接口 FPGA
基于賽靈思FPGA的硬件加速技術(shù)打造高速系統(tǒng)

基于賽靈思FPGA的硬件加速技術(shù)打造高速系統(tǒng)

嵌入式軟件
2011-07-04

CPU 賽靈思硬件加速 FPGA

首頁(yè) 上一頁(yè) 233 234 235 236 237 238 239 240 241 242 下一頁(yè) 尾頁(yè)

whuhustwit
bjstar
lydzzhx
森與海巷
shaoye7031
zhangcw321
j543211
jasom.D
yanhaijian
yuguangkuo
yingjielu86
ppxxjh
jjxpeng
loyaltz
明天你好8
guoyun_he
donny_
xyz549040622
搬磚砌樓
dog_xin

www.久久久久|狼友网站av天堂|精品国产无码a片|一级av色欲av|91在线播放视频|亚洲无码主播在线|国产精品草久在线|明星AV网站在线|污污内射久久一区|婷婷综合视频网站

FPGA

FPGA控制下面陣CCD時(shí)序發(fā)生器設(shè)計(jì)及硬件實(shí)現(xiàn)

播灑FPGA的種子助力中國(guó)人才培養(yǎng)

基于FPGA的NAND Flash ECC校驗(yàn)

FPGA控制下面陣CCD時(shí)序發(fā)生器設(shè)計(jì)及硬件實(shí)現(xiàn)

FPGA時(shí)鐘設(shè)計(jì)

基于FPGA的自適應(yīng)波束形成算法實(shí)現(xiàn)

基于FPGA的實(shí)時(shí)中值濾波器硬件實(shí)現(xiàn)

賽靈思ISE 13.2增加重置功能，提高28nm FPGA驗(yàn)證效率

基于FPGA的自適應(yīng)波束形成算法實(shí)現(xiàn)

一種多路圖像采集系統(tǒng)的軟件設(shè)計(jì)

賽靈思推出最新版ISE® 13.2設(shè)計(jì)套件

基于FPGA的四階IIR數(shù)字濾波器

基于賽靈思FPGA的硬件加速技術(shù)打造高速系統(tǒng)

基于FPGA的改進(jìn)DES算法的實(shí)現(xiàn)

萊迪思發(fā)布符合PCI Express 2.0規(guī)范的低成本FPGA

一種多路圖像采集系統(tǒng)的軟件設(shè)計(jì)

一種基于FPGA控制全彩大屏幕顯示的設(shè)計(jì)

一種基于FPGA控制全彩大屏幕顯示的設(shè)計(jì)

基于FPGA和單片機(jī)的串行通信接口設(shè)計(jì)

基于賽靈思FPGA的硬件加速技術(shù)打造高速系統(tǒng)

相關(guān)標(biāo)簽

關(guān)注此標(biāo)簽的用戶(422人)

熱門活動(dòng)

課程視頻