FPGA
-
基于DSP+FPGA的紅外圖像小目標檢測系統(tǒng)設(shè)計
研究單幀紅外圖像小目標的檢測問題。對傳統(tǒng)基于數(shù)學形態(tài)學的Top-hat算子進行分析和實驗，并利用一種最大類間方差方法確定分割閾值，進行圖像分割和目標檢測。在Matlab仿真中發(fā)現(xiàn)，這種方法能夠在一定程度上提高單幀圖像目標檢測的成功率，并且在一定程度上能夠適應(yīng)不同環(huán)境的需要，在實際應(yīng)用中具有一定的魯棒性。同時描述一種基于DSP+FPGA的紅外圖像處理系統(tǒng)，該結(jié)構(gòu)在一定程度上可滿足實時性和靈活性的要求，具有很強的通用性和可擴展性。介紹了該系統(tǒng)的總體結(jié)構(gòu)，并且給出系統(tǒng)各部分的硬件組成，同時描述各個部分之間的數(shù)據(jù)
-
基于DSP+FPGA的紅外圖像小目標檢測系統(tǒng)設(shè)計
基于DSP+FPGA的紅外圖像小目標檢測系統(tǒng)設(shè)計
-
基于FPGA 與VHDL 的微型打印機的驅(qū)動設(shè)計
摘 要：為了取代傳統(tǒng)利用單片機驅(qū)動微型打印機，使用Alt era 公司的FPGA 芯片EP3C25Q240C8N 設(shè)計驅(qū)動打印機的硬件控制電路，并正確控制微型打印機的工作時序。軟件使用硬件描述語言VH DL 實現(xiàn)對微型打印機的時序控
-
基于FPGA 的衛(wèi)星便攜站的同步數(shù)字復(fù)接器的設(shè)計
在便攜式數(shù)字衛(wèi)星通信系統(tǒng)中，為了擴大傳輸容量和提高傳輸效率，滿足同時傳輸幾種業(yè)務(wù)的需求，通常采用時分復(fù)用的方法，將若干個低速數(shù)字碼流按一定格式合并成一個高速數(shù)據(jù)碼流，以便在一條信道中傳輸，使各個業(yè)務(wù)信
-
賽靈思和Synopsys聯(lián)手推出業(yè)界首部開發(fā)方法手冊專門針對SoC設(shè)計中的FPGA原型設(shè)計開發(fā)
全球可編程邏輯解決方案領(lǐng)先廠商賽靈思公司(NASDAQ:XLNX)）今日宣布與全球半導體設(shè)計、驗證和制造領(lǐng)域的軟件及 IP 領(lǐng)先廠商Synopsys公司（NASDAQ：SNPS）聯(lián)手推出《 FPGA的原型開發(fā)方法手冊》（FPMM），這是一本介紹如何使用 FPGA 作為平臺進行片上系統(tǒng)（SoC）開發(fā)的實用指南。FPMM 收錄了眾多公司的設(shè)計團隊在設(shè)計和驗證方面的寶貴經(jīng)驗...
-
賽靈思ISE 13 全面支持 7 系列 FPGA
球可編程平臺領(lǐng)導廠商賽靈思公司（Xilinx, Inc. (NASDAQ:XLNX)）宣布推出 ISE® 13設(shè)計套件。這款屢獲殊榮的設(shè)計工具和 IP 套件新增了許多增強特性，可以提高片上系統(tǒng)（SoC） 設(shè)計團隊的生產(chǎn)力，針對 Spartan®-6、Virtex®-6 和 7 系列 FPGA 以及行業(yè)領(lǐng)先的容量高達 200 萬個邏輯單元的 Virtex-7 2000T 器件，加速實現(xiàn)真正的即插即用 IP。針對減少開發(fā)時間和成本，ISE 13設(shè)計套件引入了加速驗證、支持 IP-XACT 的即插即用 IP以及全新的Team Design Flow，讓多名工程師利用時序可重復(fù)功能同時開展工作，從而縮短設(shè)計周期。
-
基于FPGA的大動態(tài)數(shù)控AGC系統(tǒng)設(shè)計
隨著軟件無線電技術(shù)和FPGA、DSP、AD 等技術(shù)的高速發(fā)展，數(shù)字接收機的應(yīng)用日益廣泛。為了擴大數(shù)字接收機的ADC 動態(tài)范圍，廣泛采用了自動增益控制(AGC) ，使接收機的增益隨著信號的強弱進行調(diào)整，其性能的好壞直接
-
基于FPGA的視頻采集與顯示模塊設(shè)計
本文給出的視頻采集和顯示模塊在設(shè)計時，選取分辨率為768×494像素的NTSC制式， 并選用輸出像素為640×480的CCD攝像頭； FPGA選取Altera CyclONeⅡ系列Ep2c35F672c36 (內(nèi)含35000個邏輯單元)； 主動串行配
-
賽靈思Zynq-7000系列可擴展處理平臺常見問答
關(guān)鍵字： Zynq-7000 可擴展處理平臺 FPGA PowerPC Xilinx全球營銷高級副總裁Vin Rat
-
基于FPGA的測角脈沖細分電路的設(shè)計
摘要：對傳統(tǒng)的數(shù)字化轉(zhuǎn)角測量方法進行了簡要介紹，提出了一種能夠提高測角分辨率的脈沖細分技術(shù)，并結(jié)合激光陀螺輸出信號對該方法進行了誤差分析。接著利用FPGA對此項技術(shù)進行了硬件實現(xiàn)，具體描述了電路各部分的工
-
基于FPGA的FFT處理器設(shè)計
摘要：在火車車輪的振動式擦傷檢測系統(tǒng)中，經(jīng)常需要對振動信號進行頻譜分析，為實現(xiàn)振動頻譜信號的及時輸出，在此根據(jù)FFT算法中的一種變形運算流圖，提出一種基于FPGA的FFT流水線結(jié)構(gòu)，總結(jié)了利用流水線結(jié)構(gòu)實現(xiàn)這種
-
基于FPGA和DDS技術(shù)的任意波形發(fā)生器設(shè)計
摘要：根據(jù)現(xiàn)代電子系統(tǒng)對信號源的頻率穩(wěn)定度、準確度及分辨率越來越高的要求，結(jié)合直接數(shù)字式頻率合成器(DDS)的優(yōu)點，利用FPGA芯片的可編程性和實現(xiàn)方案易改動的特點，提出了一種基于FPGA和DDS技術(shù)的任意波形發(fā)生器
-
基于FPGA與VHDL的微型打印機的驅(qū)動設(shè)計
摘要：為了取代傳統(tǒng)利用單片機驅(qū)動微型打印機，使用Altera公司的FPGA芯片EP3C225Q240C8N設(shè)計驅(qū)動打印機的硬件控制電路，并正確控制微型打印機的工作時序。軟件使用硬件描述語言VHDL實現(xiàn)對微型打印機的時序控制，并通
-
FPGA、CPU與DSP等技術(shù)走向融合
FPGA、CPU與DSP等技術(shù)走向融合
-
基于FPGA 的衛(wèi)星便攜站的同步數(shù)字復(fù)接器的設(shè)計
在便攜式數(shù)字衛(wèi)星通信系統(tǒng)中，為了擴大傳輸容量和提高傳輸效率，滿足同時傳輸幾種業(yè)務(wù)的需求，通常采用時分復(fù)用的方法，將若干個低速數(shù)字碼流按一定格式合并成一個高速數(shù)據(jù)碼流，以便在一條信道中傳輸，使各個業(yè)務(wù)
-
基于FPGA的數(shù)字示波器
摘要：提出一種基于FPGA的簡易數(shù)字示波器設(shè)計方法，硬件上采用以Altera公司的EP2C8Q208CN現(xiàn)場可編程門陣列芯片作為核心器件，同時結(jié)合FPGA和NIOS軟核的優(yōu)勢，設(shè)計高效的片上可編程系統(tǒng)(SoPC)對高速A／D所采集的數(shù)據(jù)進
-
基于FPGA的大動態(tài)數(shù)控AGC系統(tǒng)設(shè)計
隨著軟件無線電技術(shù)和FPGA、DSP、AD 等技術(shù)的高速發(fā)展，數(shù)字接收機的應(yīng)用日益廣泛。為了擴大數(shù)字接收機的ADC 動態(tài)范圍，廣泛采用了自動增益控制(AGC) ，使接收機的增益隨著信號的強弱進行調(diào)整，其性能的好壞直接
-
基于FPGA的FFT算法硬件實現(xiàn)
設(shè)計了一種基于FPGA的1024點16位FFT算法，采用了基4蝶形算法和流水線處理方式，提高了系統(tǒng)的處理速度，改善了系統(tǒng)的性能。提出了先進行前一級4點蝶形運算，再進行本級與旋轉(zhuǎn)因子復(fù)乘運算的結(jié)構(gòu)。合理地利用了硬件資源。對系統(tǒng)劃分的各個模塊使用Verilog HDL進行編碼設(shè)計。對整個系統(tǒng)整合后的代碼進行功能驗證之后，采用QuartusⅡ與Matlab進行聯(lián)合仿真，其結(jié)果是一致的。該系統(tǒng)既有DSP器件實現(xiàn)的靈活性又有專用FFT芯片實現(xiàn)的高速數(shù)據(jù)吞吐能力，在數(shù)字信號處理領(lǐng)域有廣泛應(yīng)用。
-
用插值查找表實現(xiàn)FPGA的DSP功能
我們是否能夠提供一款其功能可滿足客戶所有獨特設(shè)計要求的DSP內(nèi)核。有時候內(nèi)核會太大，太小或者不夠快。有時，我們會開發(fā)一款能確切滿足客戶需求的內(nèi)核，并迅速以CORE GeneratorTM商標推出。不過即便在這種情況下，客
-
用插值查找表實現(xiàn)FPGA的DSP功能
用插值查找表實現(xiàn)FPGA的DSP功能
