FPGA

我要報錯

FPGA（Field－Programmable Gate Array），即現(xiàn)場可編程門陣列，它是在PAL、GAL、CPLD等可編程器件的基礎(chǔ)上進一步發(fā)展的產(chǎn)物。它是作為專用集成電路（ASIC）領(lǐng)域中的一種半定制電路而出現(xiàn)的，既解決了定制電路的不足，又克服了原有可編程器件門電路數(shù)有限的缺點。

大規(guī)模現(xiàn)場可編程門陣列（FPGA）開發(fā)系統(tǒng)電源設(shè)計研究

摘要：以Xilinx的FPGA為例，介紹了FPGA開發(fā)系統(tǒng)的電源要求和功耗，并給出了采用線性低壓降（LDO）穩(wěn)壓器,DC/DC調(diào)整器,DC/DC控制器和電源模塊等幾種電源解決方案。關(guān)鍵詞：現(xiàn)場可編程門陣列；電源設(shè)計；DC/DC變換器

電源
2011-03-18

FPGA 電源設(shè)計現(xiàn)場可編程門陣列系統(tǒng)電源
大規(guī)?，F(xiàn)場可編程門陣列（FPGA）開發(fā)系統(tǒng)電源設(shè)計研究

摘要：以Xilinx的FPGA為例，介紹了FPGA開發(fā)系統(tǒng)的電源要求和功耗，并給出了采用線性低壓降（LDO）穩(wěn)壓器,DC/DC調(diào)整器,DC/DC控制器和電源模塊等幾種電源解決方案。關(guān)鍵詞：現(xiàn)場可編程門陣列；電源設(shè)計；DC/DC變換器

數(shù)字電源
2011-03-18

FPGA 電源設(shè)計現(xiàn)場可編程門陣列系統(tǒng)電源
一種高速化和集成化的數(shù)據(jù)采集系統(tǒng)的設(shè)計

隨著嵌入式技術(shù)的飛速發(fā)展，對嵌入式系統(tǒng)的應(yīng)用需求也呈現(xiàn)出不斷增長的態(tài)勢，因此，嵌入式技術(shù)也相應(yīng)地取得了重要的進展，系統(tǒng)設(shè)備不斷向高速化、集成化、低功耗的方向發(fā)展?，F(xiàn)場可編程門陣列FPGA經(jīng)過近20年的發(fā)展，

測試測量
2011-03-17

集成數(shù)據(jù)采集系統(tǒng) CY7C68013A FPGA
基于FPGA的CMI編碼系統(tǒng)設(shè)計

摘要：提出了一種基于FPGA并利用Verilog HDL實現(xiàn)的CMI編碼設(shè)計方法。研究了CMI碼型的編碼特點，提出了利用Altera公司CycloneⅡ系列EP2C5Q型號FPGA完成CMI編碼功能的方案。在系統(tǒng)程序設(shè)計中，首先產(chǎn)生m序列，然后程序

電子設(shè)計自動化
2011-03-17

系統(tǒng)設(shè)計 BSP CMI編碼系統(tǒng) FPGA
基于FPGA的數(shù)據(jù)采集系統(tǒng)的設(shè)計與實現(xiàn)

摘要：基于FPGA和USB2．0的技術(shù)方案，設(shè)計了一種高速化和集成化的數(shù)據(jù)采集系統(tǒng)。該系統(tǒng)是以Altera公司的FPGA芯片EP2C5T144為主控芯片，以Cypress公司的EZ-USB FX2芯片為傳輸手段設(shè)計實現(xiàn)的。首先詳細介紹了整體系統(tǒng)的

測試測量
2011-03-17

數(shù)據(jù)采集系統(tǒng) BSP CY7C68013A FPGA
基于FPGA+DSP的雷達高速數(shù)據(jù)采集系統(tǒng)的實現(xiàn)

摘要：激光雷達的發(fā)射波及回波信號經(jīng)光電器件轉(zhuǎn)換形成的電信號具有脈寬窄，幅度低，背景噪聲大等特點，對其進行低速數(shù)據(jù)采集存在數(shù)據(jù)精度不高等問題。同時，A/D轉(zhuǎn)換器與數(shù)字信號處理器直接連接會導(dǎo)致數(shù)據(jù)傳輸不

電子設(shè)計自動化
2011-03-16

DSP 雷達高速數(shù)據(jù)采集系統(tǒng) FPGA
基于FPGA與DSP的雷達高速數(shù)據(jù)采集系統(tǒng)

激光雷達的發(fā)射波及回波信號經(jīng)光電器件轉(zhuǎn)換形成的電信號具有脈寬窄，幅度低，背景噪聲大等特點，對其進行低速數(shù)據(jù)采集存在數(shù)據(jù)精度不高等問題。同時，A／D轉(zhuǎn)換器與數(shù)字信號處理器直接連接會導(dǎo)致數(shù)據(jù)傳輸不及時，影響系統(tǒng)可靠性、實時性。針對激光雷達回撥信號，提出基于FPGA與DSP的高速數(shù)據(jù)采集系統(tǒng)，利用FPGA內(nèi)部的異步FIFO和DCM實現(xiàn)A／D轉(zhuǎn)換器與DSP的高速外部存儲接口(EMIF)之間的數(shù)據(jù)傳輸。介紹了ADC外圍電路、工作時序以及DSP的EMIF的設(shè)置參數(shù)，并對異步FIFO數(shù)據(jù)讀寫進行仿真，結(jié)合硬件結(jié)構(gòu)詳細地分析設(shè)計應(yīng)注意的問題。系統(tǒng)采樣率為30MHz，采樣精度為12位。

電子設(shè)計自動化
2011-03-15

DSP 雷達高速數(shù)據(jù)采集系統(tǒng) FPGA
一種高速化和集成化的數(shù)據(jù)采集系統(tǒng)的設(shè)計

隨著嵌入式技術(shù)的飛速發(fā)展，對嵌入式系統(tǒng)的應(yīng)用需求也呈現(xiàn)出不斷增長的態(tài)勢，因此，嵌入式技術(shù)也相應(yīng)地取得了重要的進展，系統(tǒng)設(shè)備不斷向高速化、集成化、低功耗的方向發(fā)展?，F(xiàn)場可編程門陣列FPGA經(jīng)過近20年的發(fā)展，

數(shù)字電源
2011-03-15

集成數(shù)據(jù)采集系統(tǒng) CY7C68013A FPGA
基于FPGA的數(shù)據(jù)采集系統(tǒng)的設(shè)計與實現(xiàn)

摘要：基于FPGA和USB2．0的技術(shù)方案，設(shè)計了一種高速化和集成化的數(shù)據(jù)采集系統(tǒng)。該系統(tǒng)是以Altera公司的FPGA芯片EP2C5T144為主控芯片，以Cypress公司的EZ-USB FX2芯片為傳輸手段設(shè)計實現(xiàn)的。首先詳細介紹了整體系統(tǒng)的

數(shù)字電源
2011-03-14

數(shù)據(jù)采集系統(tǒng) BSP CY7C68013A FPGA
一種基于FPGA 的嵌入式塊SRAM 的設(shè)計

摘　要：文章中提出了一種應(yīng)用于FPGA 的嵌入式可配置雙端口的塊存儲器。該存儲器包括與其他電路的布線接口、可配置邏輯、可配置譯碼、高速讀寫電路。在編程狀態(tài)下，可對所有存儲單元進行清零，且編程后為兩端口獨

電子設(shè)計自動化
2011-03-14

嵌入式 SRAM BRAM FPGA
基于FPGA的語音存儲與回放系統(tǒng)設(shè)計

1 設(shè)計要求　　設(shè)計并制作一個數(shù)字化語音存儲與回放系統(tǒng)，其示意圖如圖1所示。圖1 數(shù)字化語音存儲與回放系統(tǒng)示意圖　　(1)放大器1的增益為46dB，放大器2的增益為40dB，增益均可調(diào)；　　(2)帶通濾波器：通帶為30

電子設(shè)計自動化
2011-03-14

系統(tǒng)設(shè)計語音存儲回放系統(tǒng) FPGA
基于FPGA 與VHDL 的微型打印機的驅(qū)動設(shè)計

摘要：為了取代傳統(tǒng)利用單片機驅(qū)動微型打印機，使用Alt era 公司的FPGA 芯片EP3C25Q240C8N 設(shè)計驅(qū)動打印機的硬件控制電路，并正確控制微型打印機的工作時序。軟件使用硬件描述語言VH DL 實現(xiàn)對微型打印機的時序控

電子設(shè)計自動化
2011-03-14

微型打印機 VHDL BSP FPGA
基于FPGA 的衛(wèi)星便攜站的同步數(shù)字復(fù)接器的設(shè)計

在便攜式數(shù)字衛(wèi)星通信系統(tǒng)中，為了擴大傳輸容量和提高傳輸效率，滿足同時傳輸幾種業(yè)務(wù)的需求，通常采用時分復(fù)用的方法，將若干個低速數(shù)字碼流按一定格式合并成一個高速數(shù)據(jù)碼流，以便在一條信道中傳輸，使各個業(yè)務(wù)信

電子設(shè)計自動化
2011-03-14

衛(wèi)星數(shù)字復(fù)接器 BSP FPGA
2012年Altera有機會超越Xilinx成FPGA龍頭

市場分析師預(yù)測，全球營收排名第二大的可程序化邏輯組件供貨商Altera，有機會在2012年初取代該市場龍頭Xilinx躍上第一大供貨商位置。Raymond James & Associates分析師Hans Mosesmann指出，Altera的優(yōu)勢在于擁有針對

消費電子
2011-03-14

Xilinx Altera 組件 FPGA
基于FPGA的視頻格式轉(zhuǎn)換系統(tǒng)設(shè)計

摘要: 針對電視制式PAL /NTSC 信號輸出VGA 顯示格式的解決辦法，詳細講述了基于FPGA 視頻格式轉(zhuǎn)換系統(tǒng)的設(shè)計實現(xiàn)。采用Cyclone Ⅲ系列的EP3C1*84C6作為核心處理器件，實現(xiàn)了NTSC /PAL制式視頻的解碼、色空間轉(zhuǎn)換(

消費電子
2011-03-14

系統(tǒng)設(shè)計相位視頻格式轉(zhuǎn)換 FPGA
基于FPGA+DSP的雷達高速數(shù)據(jù)采集系統(tǒng)的實現(xiàn)

摘要：激光雷達的發(fā)射波及回波信號經(jīng)光電器件轉(zhuǎn)換形成的電信號具有脈寬窄，幅度低，背景噪聲大等特點，對其進行低速數(shù)據(jù)采集存在數(shù)據(jù)精度不高等問題。同時，A/D轉(zhuǎn)換器與數(shù)字信號處理器直接連接會導(dǎo)致數(shù)據(jù)傳輸不

數(shù)字電源
2011-03-14

DSP 雷達高速數(shù)據(jù)采集系統(tǒng) FPGA
基于FPGA與DSP的雷達高速數(shù)據(jù)采集系統(tǒng)

激光雷達的發(fā)射波及回波信號經(jīng)光電器件轉(zhuǎn)換形成的電信號具有脈寬窄，幅度低，背景噪聲大等特點，對其進行低速數(shù)據(jù)采集存在數(shù)據(jù)精度不高等問題。同時，A／D轉(zhuǎn)換器與數(shù)字信號處理器直接連接會導(dǎo)致數(shù)據(jù)傳輸不及時，影響系統(tǒng)可靠性、實時性。針對激光雷達回撥信號，提出基于FPGA與DSP的高速數(shù)據(jù)采集系統(tǒng)，利用FPGA內(nèi)部的異步FIFO和DCM實現(xiàn)A／D轉(zhuǎn)換器與DSP的高速外部存儲接口(EMIF)之間的數(shù)據(jù)傳輸。介紹了ADC外圍電路、工作時序以及DSP的EMIF的設(shè)置參數(shù)，并對異步FIFO數(shù)據(jù)讀寫進行仿真，結(jié)合硬件結(jié)構(gòu)詳細地

數(shù)字電源
2011-03-13

DSP 雷達高速數(shù)據(jù)采集系統(tǒng) FPGA
SoC FPGA上的策略考慮

SoC FPGA上的策略考慮

嵌入式軟件
2011-03-12

Altera SoC 軟核 FPGA
SoC FPGA上的策略考慮

SoC FPGA上的策略考慮

嵌入式教程
2011-03-12

Altera SoC 軟核 FPGA
PLD/FPGA硬件語言設(shè)計verilog HDL

PLD/FPGA硬件語言設(shè)計verilog HDL

嵌入式教程
2011-03-12

HDL PLD VERILOG FPGA

首頁上一頁 245 246 247 248 249 250 251 252 253 254 下一頁尾頁

www.久久久久|狼友网站av天堂|精品国产无码a片|一级av色欲av|91在线播放视频|亚洲无码主播在线|国产精品草久在线|明星AV网站在线|污污内射久久一区|婷婷综合视频网站

FPGA

大規(guī)模現(xiàn)場可編程門陣列（FPGA）開發(fā)系統(tǒng)電源設(shè)計研究

大規(guī)?，F(xiàn)場可編程門陣列（FPGA）開發(fā)系統(tǒng)電源設(shè)計研究

一種高速化和集成化的數(shù)據(jù)采集系統(tǒng)的設(shè)計

基于FPGA的CMI編碼系統(tǒng)設(shè)計

基于FPGA的數(shù)據(jù)采集系統(tǒng)的設(shè)計與實現(xiàn)

基于FPGA+DSP的雷達高速數(shù)據(jù)采集系統(tǒng)的實現(xiàn)

基于FPGA與DSP的雷達高速數(shù)據(jù)采集系統(tǒng)

一種高速化和集成化的數(shù)據(jù)采集系統(tǒng)的設(shè)計

基于FPGA的數(shù)據(jù)采集系統(tǒng)的設(shè)計與實現(xiàn)

一種基于FPGA 的嵌入式塊SRAM 的設(shè)計

基于FPGA的語音存儲與回放系統(tǒng)設(shè)計

基于FPGA 與VHDL 的微型打印機的驅(qū)動設(shè)計

基于FPGA 的衛(wèi)星便攜站的同步數(shù)字復(fù)接器的設(shè)計

2012年Altera有機會超越Xilinx成FPGA龍頭

基于FPGA的視頻格式轉(zhuǎn)換系統(tǒng)設(shè)計

基于FPGA+DSP的雷達高速數(shù)據(jù)采集系統(tǒng)的實現(xiàn)

基于FPGA與DSP的雷達高速數(shù)據(jù)采集系統(tǒng)

SoC FPGA上的策略考慮

SoC FPGA上的策略考慮

PLD/FPGA硬件語言設(shè)計verilog HDL

相關(guān)標簽

關(guān)注此標簽的用戶(人)

熱門活動

課程視頻